| 【中文题名】 | 多协议百兆以太网线路接口的设计与实现 |
| 【英文题名】 | |
| 【学科专业】 | 通信与信息系统 |
| 【论文级别】 | 硕士论文 |
| 【投稿时间】 | 2006-2-20 |
| 【中关键词】 | 路由器,路由查找算法,高密度线卡,DRR,CAM,SRAM |
| 【英关键词】 | Router,Routing Lookup Algorithm,High-density-linecard,DRR,CAM,SRAM,QoS,FPGA,Longest Matching Prefix（LMP）, |
| 【分类导航】 | 工业技术>自动化技术、计算机技术>计算技术、计算机技术>计算机的应用>计算机网络>局域网（LAN）、城域网（MAN） |
| 【论文摘要】 | IPv6已是下一代互联网发展的必然趋势,但IPv4的退出也需要一个过程,因此IPv4和IPv6将在很长一段时间内共存,那么研究能够兼容IPv4和IPv6的双栈核心路由器已是当务之急。“863”重点项目T比特路由器研究开发支持IPv4/v6双协议栈,支持MPLS协议并具备组播能力的高性能核心路由器。百兆以太网线路接口是T比特路由器必须实现的重要接口之一。本文在研究100M以太网规范的基础上,结合T比特路由器系统性能需求对该接口的要求,设计并实现了一种支持以上提到的多种协议的8路100M/10M自适应式以太网线路接口方案。该方案针对线速路由查表、低时延轮循算法、组播复制、MAC层芯片无阻塞要求等一系列技术难点,提出了自己的观点,并通过试验或者硬件实现验证了其正确性和可靠性。本文所做的主要工作如下:
根据T比特路由器系统对线路接口的功能要求和快速以太网规范,对快速以太网线路接口的设计进行了模块划分,细化了各个模块的功能,实现了8路支持多种协议的百兆以太网线路接口。
设计并实现了一种称为“分段存储的CAM+SRAM高速IPv6路由查找方案”的双协议栈路由查表设计方法(相关内容已在《计算机工... |
| 【论文题纲】 |
|
摘要 |
4-5 |
|
ABSTRACT |
5-7 |
|
第一章 绪论 |
7-11 |
|
§1.1 课题背景 |
7-8 |
|
§1.2 发展现状和课题概述 |
8-9 |
|
§1.3 本文主要贡献 |
9-10 |
|
§1.4 本文的结构和安排 |
10-11 |
|
第二章 百兆以太网及其标准 |
11-18 |
|
§2.1 百兆以太网概述 |
11-12 |
|
§2.2 百兆以太网基本规范 |
12-17 |
|
§2.2.1 快速以太网CSMA／CD MAC |
13-14 |
|
§2.2.2 快速以太网PHY层 |
14-15 |
|
§2.2.3 快速以太网MII和MDI |
15-17 |
|
§2.3 本章小结 |
17-18 |
|
第三章 多协议百兆以太网线路接口设关键技术研究 |
18-36 |
|
§3.1 一种对欠账轮循调度算法的低时延修正方案 |
18-27 |
|
§3.1.1 欠账轮循调度算法(DRR)的研究与分析 |
18-22 |
|
§3.1.2 低时延欠账轮循算法 |
22-27 |
|
§3.2 一种分片轮循FIFO队列分流无阻塞设计 |
27-30 |
|
§3.2.1 传统设计方法及其缺陷 |
27-28 |
|
§3.2.2 分片轮循MAC层芯片无阻塞设计 |
28-29 |
|
§3.2.3 FIFO队列分流无阻塞设计在百兆线路接口中的实现及性能分析 |
29-30 |
|
§3.3 分段存储的CAM+SRAM高速IPV6路由查找方案 |
30-35 |
|
§3.3.1 分段存储CAM+SRAM方案的提出 |
31-32 |
|
§3.3.2 分段存储CAM+SRAM方案的实现原理 |
32-34 |
|
§3.3.3 分段存储CAM+SRAM方案的优缺点 |
34-35 |
|
§3.4 本章小结 |
35-36 |
|
第四章 T比特路由器体系结构与多协议百兆线路接口方案设计 |
36-41 |
|
§4.1 T比特路由器的体系结构及百兆线路接口在系统中的位置 |
36-39 |
|
§4.1.1 T比特路由器的体系结构 |
36-38 |
|
§4.1.2 T比特路由器路由单元模型及百兆线路接口在系统中的位置 |
38-39 |
|
§4.2 百兆线路接口的基本功能 |
39 |
|
§4.3 百兆线路接口的设计方案 |
39-40 |
|
§4.4 本章小结 |
40-41 |
|
第五章 多协议百兆以太网线路接口的具体实现 |
41-54 |
|
§5.1 百兆线路接口关键器件选型和总体实现结构 |
41-43 |
|
§5.2 输入链路处理 |
43-46 |
|
§5.2.1 输入链路处理子单元总体设计 |
43-44 |
|
§5.2.2 目的地址和分组类型过滤 |
44-45 |
|
§5.2.3 输入查表 |
45-46 |
|
§5.3 输出链路处理 |
46-53 |
|
§5.3.1 输出链路处理子单元总体设计 |
46-47 |
|
§5.3.2 输出查表 |
47-48 |
|
§5.3.3 组播复制 |
48-50 |
|
§5.3.4 基于低时延DRR算法的整包调度 |
50-53 |
|
§5.4 本章小结 |
53-54 |
|
第六章 多协议百兆以太网线路接口运行调试设计和系统测试 |
54-61 |
|
§6.1 输入输出流程 |
54-56 |
|
§6.2 运行设计 |
56-57 |
|
§6.3 调试设计 |
57-58 |
|
§6.4 系统测试 |
58-59 |
|
§6.5 本章小结 |
59-61 |
|
结束语 |
61-63 |
|
致谢 |
63-64 |
|
参考文献 |
64-66 |
|
作者在攻读硕士学位期间撰写的论文 |
66 |
|
| 【DOI】 | LunWen.ID:2.2008.372053 |
