| 【中文题名】 | 基于MIPS CPU的千兆物理隔离网闸的系统研究 |
| 【英文题名】 | Research and Design of a Gigabit GAP Based on MIPS Processor |
| 【学科专业】 | 计算机应用技术 |
| 【论文级别】 | 硕士论文 |
| 【投稿时间】 | 2006-7-20 |
| 【中关键词】 | 物理隔离技术,物理隔离网闸,双通道,循环缓冲区,实时开关技术,FPGA |
| 【英关键词】 | gap technology,GAP,dual-tunnel,cyclic buffer,real-time switcher,FPGA,SDRAM,BIOS,signal integrity, |
| 【分类导航】 | 工业技术>自动化技术、计算机技术>计算技术、计算机技术>计算机的应用>计算机网络>一般性问题 |
| 【论文摘要】 | 随着互联网的广泛使用,网络安全问题也变得日益突出。以往被广泛采用的防火墙技术因其自身的局限性已不能充分满足安全需求,而物理隔离技术由于其不支持TCP/IP协议、不依赖于操作系统、中断了内部网络与互联网的直接连接,解决了目前防火墙存在的根本性问题,因此在许多重要系统中获得了广泛的应用。但是目前的物理隔离产品普遍存在产品化工作差、故障率高,以及内外部网络间数据交换速度慢的问题,有鉴于此苏州中科集成电路设计中心进行了基于MIPS处理器的千兆物理隔离网闸专用硬件平台的研究。该项目不仅填补了国内网闸千兆级应用的空白,而且为推广基于MIPS处理器、龙芯2的高端应用做了有益的尝试,为基于龙芯2的网闸硬件平台的开发积累了相关主板的成功经验。研究基于MIPS的高性能计算机系统不仅起到了带动相关操作系统的研究、移植,以及各种应用程序的开发,对于提高我们的计算机应用研究水平,提高我们的产品尤其是军品的性能和竞争力,也具有很重要的现实意义。
本文首先对物理隔离技术和物理隔离网闸进行了分析介绍,接着对MIPS网闸的系统结构进行了设计,对该系统中的MIPS主板和双端口RAM卡的设计定型进行讨论,在系统结构设计上有所创新,提出... |
| 【论文题纲】 |
|
中文摘要 |
7-9 |
|
英文摘要 |
9-11 |
|
第一章 绪论 |
11-16 |
|
1.1 引言 |
11-12 |
|
1.2 课题来源背景 |
12-14 |
|
1.2.1 课题来源 |
12-13 |
|
1.2.2 研究背景 |
13-14 |
|
1.3 课题任务和技术指标 |
14-15 |
|
1.3.1 课题任务 |
14-15 |
|
1.3.2 任务指标 |
15 |
|
1.4 论文工作 |
15-16 |
|
第二章 物理隔离技术与物理隔离网闸 |
16-30 |
|
2.1 物理隔离技术概述 |
16-23 |
|
2.1.1 物理隔离技术的概念 |
16-17 |
|
2.1.2 物理隔离技术的内涵 |
17-18 |
|
2.1.3 物理隔离技术的发展 |
18-21 |
|
2.1.4 物理隔离技术的主要技术路线 |
21-23 |
|
2.2 网闸技术 |
23-28 |
|
2.2.1 网闸的概念 |
23-24 |
|
2.2.2 网闸技术原理 |
24-25 |
|
2.2.3 网闸的安全性分析 |
25-26 |
|
2.2.4 防火墙与网闸的比较 |
26-28 |
|
2.2.5 物理隔离网闸的不足 |
28 |
|
2.3 本章小结 |
28-30 |
|
第三章 基于MIPS CPU的千兆物理隔离网闸系统结构设计 |
30-38 |
|
3.1 MIPS网闸系统的设计要求 |
30-31 |
|
3.2 MIPS网闸系统结构的设计 |
31-33 |
|
3.3 MIPS网闸的BIOS规划 |
33-35 |
|
3.4 根据MIPS网闸系统结构选择并确定芯片 |
35-37 |
|
3.4.1 处理器(CPU)芯片的选择 |
35-36 |
|
3.4.2 北桥(North Bridge)芯片的选择 |
36 |
|
3.4.3 南桥(South Bridge)芯片的选择 |
36-37 |
|
3.4.4 双端口RAM芯片的选择 |
37 |
|
3.4.5 复杂可编程逻辑器件(CPLD或FPGA)的选择 |
37 |
|
3.5 本章小结 |
37-38 |
|
第四章 基于MIPS CPU的千兆物理隔离网闸的设计实现 |
38-58 |
|
4.1 MIPS网闸的硬件电路基本结构 |
38-39 |
|
4.2 MIPS网闸内外部处理单元的设计 |
39-42 |
|
4.2.1 内外部处理单元(MIPS主板)的硬件电路设计 |
39-40 |
|
4.2.2 内外部处理单元(MIPS主板)硬件电路的实现 |
40-42 |
|
4.3 隔离硬件(双端口RAM卡)的设计 |
42-53 |
|
4.3.1 双通道循环缓冲区实时开关技术原理 |
43-44 |
|
4.3.2 双端口RAM卡与SDRAM接口的时序 |
44-46 |
|
4.3.3 双端口RAM卡的硬件设计 |
46-48 |
|
4.3.4 双端口RAM卡的FPGA设计实现 |
48-51 |
|
4.3.5 双端口RAM卡的硬件设计原理图(部分) |
51-53 |
|
4.4 MIPS网闸BIOS中的PS／2键盘模块的设计 |
53-57 |
|
4.4.1 PS／2键盘的编码 |
53 |
|
4.4.2 PS／2键盘的命令集 |
53-54 |
|
4.4.3 PS／2键盘模块的设计 |
54-57 |
|
4.5 本章小结 |
57-58 |
|
第五章 基于MIPS CPU的千兆物理隔离网闸高速电路设计 |
58-73 |
|
5.1 高速电路设计概述 |
58 |
|
5.2 MIPS网闸中信号延时 |
58-65 |
|
5.2.1 传输线理论 |
58-61 |
|
5.2.2 MIPS网闸中信号延时问题的解决 |
61-65 |
|
5.3 MIPS网闸中的信号反射问题 |
65-69 |
|
5.3.1 信号反射问题 |
65-66 |
|
5.3.2 MIPS网闸中反射问题的解决 |
66-69 |
|
5.4 MIPS网闸中串扰问题的解决 |
69-70 |
|
5.5 MIPS网闸中电磁兼容性的解决 |
70-71 |
|
5.6 MIPS网闸中对于可测试性的解决 |
71-72 |
|
5.7 本章小结 |
72-73 |
|
第六章 基于MIPS CPU的千兆物理隔离网闸的测试与调试 |
73-75 |
|
结论 |
75-77 |
|
参考文献 |
77-79 |
|
攻读硕士学位期间发表的论文和取得的科研成果 |
79-80 |
|
致谢 |
80-81 |
|
附录 |
81 |
|
| 【DOI】 | LunWen.ID:2.2008.372745 |
