| 【中文题名】 | 宽带射频数字接收机实验平台的FPGA实现 |
| 【英文题名】 | |
| 【学科专业】 | 通信与信息系统 |
| 【论文级别】 | 硕士论文 |
| 【投稿时间】 | 2002-9-30 |
| 【中关键词】 | 多相滤波,数字下变频,短数据快速测频,FPGA实现,EPP接口, |
| 【英关键词】 | polyphase decomposition,digital down-convert,frequency estimation,FPGA,EPP port, |
| 【分类导航】 | 工业技术>无线电电子学、电信技术>无线电设备、电信设备>接收设备、无线电收音机>> |
| 【论文摘要】 |
随着现代雷达技术地不断发展，电子侦察设备面临的电磁环境日益复杂多变，发展宽带化、数字化、多功能、软件化地电子侦察设备已是一项重要而且迫近的任务。数字处理比模拟处理有更优越的性能，正受到工程界越来越多的关注。通信领域软件无线电的成功应用为电子侦察系统的发展提供了一种理想的模式。电子侦察系统与通信系统最大的区别在于宽带处理。目前，宽带高速A／D变换器的高速数据流与通用DSP处理能力的不匹配，成了电子侦察系统数字化的最大障碍。另一方面，微电子技术的快速发展，以及FPGA的广泛应用，在很大程度上影响了数字电路的形式及其设计与开发。这也为解决高速AD与DSP处理能力之间的矛盾提供了一种有效的解决方法，不论在其工程实现上还是实验验证上。本文利用FPGA技术，设计了全概率宽带数字接收机的实验平台，并在其上提出了数字接收机实现的可行性方法，以及对这些方法的验证。本文的主要贡献和创新有以下几个方面。
提出了并行结构算法的工程实现，讨论了解决前端采样的高速数据流远远超过后端DSP处理能力问题的可行性方法。利用多相滤波下变频的并行结构特点，使滤波器能够以高效的形式实现，也使得后端的混频能够工作在一个较低的速率... |
| 【论文题纲】 |
|
中文摘要 |
4-6 |
|
英文摘要 |
6-12 |
|
第一章 引言 |
12-16 |
|
1．1 研究的背景与意义 |
12-13 |
|
1．2 电子侦察信号采集技术的研究现状 |
13-14 |
|
1．3 本文的研究工作 |
14-16 |
|
第二章 全概率数字接收机的系统构成及其实验平台的架构 |
16-26 |
|
2．1 全概率数字接收机系统构成 |
16-18 |
|
2．1．1 全概率数字接收机的组成 |
16-17 |
|
2．1．2 采用多相滤波下变频结构的全概率数字接收机实现方案与构成 |
17-18 |
|
2．2 实验平台的组成 |
18-25 |
|
2．2．1 仿真数据的产生与结果信号的处理 |
20 |
|
2．2．2 多相滤波源数据RAM的组织方法和与A／D、串并转换的等效原理 |
20-21 |
|
2．2．3 多相滤波前对数据的缓存 |
21-22 |
|
2．2．4 测频模块的源数据RAM与缓存 |
22-24 |
|
2．2．5 结果数据RAM的组织 |
24 |
|
2．2．6 各模块在实验板上的实现 |
24-25 |
|
2．3 本章小结 |
25-26 |
|
第三章 实验系统的电路设计 |
26-38 |
|
3．1 EPP接口技术 |
26-30 |
|
3．1．1 EPP接口简介 |
26 |
|
3．1．2 EPP协议 |
26-28 |
|
3．1．3 EPP寄存器 |
28-29 |
|
3．1．4 EPP BIOS的调用 |
29 |
|
3．1．5 EPP控制芯片的编程 |
29 |
|
3．1．6 EPP接口电路连接 |
29-30 |
|
3．1．6．1 数据端口 |
29-30 |
|
3．1．6．2 控制端口 |
30 |
|
3．2 EPP端口的扩展 |
30-31 |
|
3．3 对EPP握手信号的控制 |
31-32 |
|
3．4 实验系统采用的FPGA的工作电路设计 |
32-35 |
|
3．4．1 ACEX系列芯片的主要特性 |
32-33 |
|
3．4．2 ACEX芯片的IO端口配置 |
33-34 |
|
3．4．3 ACEX芯片的配置 |
34-35 |
|
3．5 实验系统的电源管理 |
35-36 |
|
3．6 实验板的布局与布线 |
36 |
|
3．7 本章小结 |
36-38 |
|
第四章 短数据快速测频 |
38-51 |
|
4．1 测频算法 |
38-40 |
|
4．2 测频性能分析 |
40-41 |
|
4．2．1 低频段测频 |
40 |
|
4．2．2 中频段测频 |
40 |
|
4．2．3 高频段测频 |
40-41 |
|
4．3 算法的FPGA实现 |
41-48 |
|
4．3．1 测频模块的并行方式实现 |
42-44 |
|
4．3．2 测频模块的串行方式实现 |
44-45 |
|
4．3．3 有符号数的乘法 |
45 |
|
4．3．4 除法器实现 |
45-47 |
|
4．3．5 反余弦与频段判定的实现 |
47-48 |
|
4．3．5．1 用查表法实现 |
47-48 |
|
4．3．5．2 用比较器实现 |
48 |
|
4．5 实验结果 |
48-50 |
|
4．6 本章小结 |
50-51 |
|
第五章 多相滤波下变频的FPGA实现 |
51-65 |
|
5．1 概述 |
51 |
|
5．2 多相滤波下变频结构 |
51-58 |
|
5．2．1 按50％交迭方式划分调谐信道和数字混频序列的表示 |
52-53 |
|
5．2．2 无交迭划分调谐信道和混频序列的表示 |
53-54 |
|
5．2．3 多相滤波下变频的实现结构 |
54-58 |
|
5．3 多相滤波下变频器FPGA实现 |
58-62 |
|
5．3．1 FIR滤波器的实现 |
59-62 |
|
5．3．1．1 FIR滤波器的常规实现 |
59-60 |
|
5．3．1．2 FIR滤波器的查表法实现 |
60-62 |
|
5．4 混频模块的实现 |
62-63 |
|
5．5 实验结果 |
63 |
|
5．6 本章小结 |
63-65 |
|
第六章 各模块的控制与测试方法 |
65-74 |
|
6．1 单个模块的测试 |
65-68 |
|
6．1．1 RAM的实现方式 |
66 |
|
6．1．2 单个RAM做输入、输出时的接口控制 |
66-67 |
|
6．1．3 多个RAM做输入、输出时的接口控制 |
67-68 |
|
6．2 各模块的控制 |
68-69 |
|
6．3 使用VHDL语言设计有限状态机 |
69-72 |
|
6．4 Windows98下EPP接口程序的编写 |
72-73 |
|
6．5 本章小结 |
73-74 |
|
总结 |
74-76 |
|
参考文献 |
76-78 |
|
致谢 |
78-79 |
|
个人简历 |
79 |
|
| 【DOI】 | LunWen.ID:2.2008.346706 |
