| 【中文题名】 | 光接收机放大电路的设计与测试 |
| 【英文题名】 | Design and Test of Amplified Circuit of the Optical Receiver |
| 【学科专业】 | 微电子学与固体电子学 |
| 【论文级别】 | 硕士论文 |
| 【投稿时间】 | 2006-5-24 |
| 【中关键词】 | 双光电二极管,光接收机,电流模反馈放大器,开路时间常数法,印刷电路板, |
| 【英关键词】 | Double Photo Diod,Optical Receiver,Current Feedback Amplifier,the Method of Open-Circuit Time Constants,Print Circuit Board, |
| 【分类导航】 | 工业技术>无线电电子学、电信技术>无线电设备、电信设备>接收设备、无线电收音机>接收机：按形式分>一般性问题 |
| 【论文摘要】 | 随着硅深亚微米集成电路的发展,MOS晶体管的频率特性也逐步提高,MOS晶体管的fT值已经超过100GHz。硅光电集成接收机开始活跃,硅基的光接收机的优势在于它有强大的各种功能的IC支持,价格也相对便宜,缺点是响应波长较短,响应速度相对也低。而在光存储系统中和短距离内多信道并行传输则不受这些缺点的限制。现在国外对OEIC接收机仍然处于研究阶段,因此开发具有自主知识产权、用于光纤传输的高速集成电路对我国信息产业的发展和信息高速公路的建设具有重大意义,而光接收机是其中最重要的一环。
要实现与标准CMOS兼容的OEIC接收机,要求有快速、低噪的探测器和高增益、宽带和低噪的放大电路。因此,我们采用了带有浅沟槽隔离(STI)结构的双光电二极管(DPD)作为探测器;采用电流模负反馈放大器(CFA)作为接收机的前置放大器;采用有源电感放大器作为主放大器。
本论文的主要研究工作有:
1)设计与标准CMOS工艺相容的带STI结构的DPD探测器。通过器件模拟把握DPD的工作机理,提高速度和响应度。
2)OEIC光接收机的设计和模拟。通过开路时间常数法揭示CFA宽带高速的机理,设计出速度达1Gb/s,增益达6... |
| 【论文题纲】 |
|
绪论 |
7-8 |
|
第一章 带STI 的DPD 探测器的器件模拟与分析 |
8-23 |
|
1.1 相关工艺的介绍及器件结构 |
8-12 |
|
1.1.1 浅沟槽隔离工艺(shallow trench isolation,STI)[1] |
8-10 |
|
1.1.2 工艺上采用深N 阱的必要性 |
10-11 |
|
1.1.3 器件结构[5] |
11-12 |
|
1.2 器件模拟 |
12-21 |
|
1.2.1 器件模拟分析 |
12-16 |
|
1.2.2 光生载流子浓度分析[8] |
16-19 |
|
1.2.3 频率响应模拟 |
19-21 |
|
1.3 小结 |
21-23 |
|
第二章 CMOS 设计基础及带宽估计技术 |
23-42 |
|
2.1 集成电路材料和工艺概述 |
23-25 |
|
2.1.1 集成电路材料[11-14] |
23 |
|
2.1.2 CMOS 工艺 |
23-25 |
|
2.2 MOS 管工作原理及特性方程 |
25-28 |
|
2.2.1 MOS 管工作原理及低频小信号模型 |
25 |
|
2.2.2 MOS 管的电流电压特性方程 |
25-26 |
|
2.2.3 转移特性和输出特性 |
26-28 |
|
2.3 CMOS 模拟集成电路单元电路 |
28-34 |
|
2.3.1 有源电阻 |
28-29 |
|
2.3.2 恒流源电路 |
29-31 |
|
2.3.3 输出级电路 |
31-34 |
|
2.4 实现模拟电路时MOS工艺与双极型工艺区别 |
34-35 |
|
2.5 放大器的稳定性 |
35-38 |
|
2.5.1 负反馈放大器的基本关系式 |
36 |
|
2.5.2 闭环自激振荡产生的条件 |
36-37 |
|
2.5.3 集成运放闭环稳定性判据 |
37-38 |
|
2.6 频带宽度估算方法[25] |
38-41 |
|
2.6.1 开路时间常数法简介 |
38-39 |
|
2.6.2 其它重要的考虑因素 |
39-40 |
|
2.6.3 一些有用的公式 |
40-41 |
|
2.7 小结 |
41-42 |
|
第三章 OEIC 接收机放大器的设计和模拟 |
42-55 |
|
3.1 OEIC 接收机发展现状 |
42-43 |
|
3.2 OEIC 接收机放大器的设计 |
43-50 |
|
3.2.1 前置放大器的设计 |
43-48 |
|
3.2.2 主放大器设计 |
48-50 |
|
3.3 OEIC 接收机的模拟 |
50-53 |
|
3.3.1 HSPICE 简介 |
50 |
|
3.3.2 模拟结果 |
50-53 |
|
3.4 小结 |
53-55 |
|
第四章 版图设计 |
55-64 |
|
4.1 CMOS 集成电路版图设计概述 |
55-58 |
|
4.1.1 版图设计规则 |
55 |
|
4.1.2 版图设计步骤 |
55-56 |
|
4.1.3 版图的基本元器件 |
56-58 |
|
4.2 OEIC 接收机版图设计 |
58-63 |
|
4.2.1 探测器版图 |
58-59 |
|
4.2.2 光电集成接收机版图设计 |
59 |
|
4.2.3 版图验证 |
59-63 |
|
4.3 小结 |
63-64 |
|
第五章 芯片的测试 |
64-74 |
|
5.1 测试基座的设计 |
64-68 |
|
5.1.1 PROTEL 简介 |
64-66 |
|
5.1.2 阻抗匹配的计算 |
66-68 |
|
5.2 测试内容 |
68-72 |
|
5.2.1 探测器性能测试 |
68-71 |
|
5.2.2 电路测试 |
71-72 |
|
5.3 小结 |
72-74 |
|
总结 |
74-75 |
|
参考文献 |
75-78 |
|
发表论文和参加科研情况说明 |
78-79 |
|
附录 |
79-82 |
|
致谢 |
82 |
|
| 【DOI】 | LunWen.ID:2.2008.346811 |
