| 【中文题名】 | 导航接收机数字信号处理平台设计与实现 |
| 【英文题名】 | Design and Realization of Navigation Receiver's Digital Signal Processing Platform |
| 【学科专业】 | 导航、制导与控制 |
| 【论文级别】 | 硕士论文 |
| 【投稿时间】 | 2006-10-13 |
| 【中关键词】 | 扩频通信,导航接收机,DSP,FPGA,, |
| 【英关键词】 | Spread Spectrum Communication,Navigation Receiver,DSP,FPGA, |
| 【分类导航】 | 工业技术>无线电电子学、电信技术>无线电设备、电信设备>接收设备、无线电收音机>接收机：按形式分>一般性问题 |
| 【论文摘要】 | 本课题以扩频通信为理论基础，结合目前广泛使用的数字信号处理芯片DSP和FPGA，研究了区域无线电导航系统接收机数字信号处理平台。区域无线电导航系统可在GPS、GLONASS接收机不可利用的形势下，为我国舰船提供导航定位服务。
论文对扩频通信基础理论进行了研究；在此基础上，针对区域无线电导航系统的特点，提出并建立了接收机的实现结构。对于数字信号处理部分，为了增强电路的一致性和可靠性，提出一种“软接收机”的实现方案，该方案设计利用可编程逻辑器件FPGA和高速信号处理器DSP对信号进行处理，用硬件和软件相结合的方式实现，把那些功能固定的部分在硬件FPGA中实现，而那些功能灵活的部分在DSP中以软件的方式实现。这样使得硬件电路软件化，减少了调试工作量。
本文分析了导航接收机的结构和中频数字信号处理的方式，进而对接收机数字信号处理平台的组成各部分AD9226、Stratix EP1S40、TMS320C6713进行了详细地阐述。此外还对以上主要器件的使用方法、相互通讯及其与外部设备的连接和调试进行了详细地说明。最后给出了系统的软件流程图。对DSP处理器的浮点运算、混合编程、各部分初始化、... |
| 【论文题纲】 |
|
第1章 绪论 |
10-15 |
|
1.1 选题意义与背景 |
10-11 |
|
1.2 扩频通信技术发展状况 |
11-12 |
|
1.3 数字化技术发展状况 |
12-14 |
|
1.3.1 ADC技术发展状况 |
12-13 |
|
1.3.2 高速FPGA和DSP器件发展状况 |
13-14 |
|
1.4 论文主要工作内容 |
14-15 |
|
第2章 扩频接收机相关理论及结构设计 |
15-32 |
|
2.1 扩频通信基础理论 |
15-20 |
|
2.1.1 DS—SS扩频通信系统特点 |
17-18 |
|
2.1.2 扩频码的特性 |
18-20 |
|
2.2 导航接收机定位原理 |
20-24 |
|
2.2.1 圆-圆定位 |
20-22 |
|
2.2.2 伪随机码测距原理 |
22-24 |
|
2.3 接收机结构方案的研究 |
24-30 |
|
2.3.1 目前接收机结构方案的研究 |
24-28 |
|
2.3.2 区域无线电导航接收机结构方案设计 |
28-30 |
|
2.4 数字信号处理通道 |
30-31 |
|
2.5 本章小结 |
31-32 |
|
第3章 接收机数字信号处理平台硬件实现 |
32-62 |
|
3.1 引言 |
32 |
|
3.2 硬件平台结构设计 |
32-33 |
|
3.3 电源及接地问题的考虑 |
33-35 |
|
3.3.1 电源管理芯片 |
33-34 |
|
3.3.2 电磁干扰的抑制 |
34-35 |
|
3.4 AD的选择与设计 |
35-38 |
|
3.4.1 A/D变换器指标的确定 |
35-36 |
|
3.4.2 A/D变换器的设计方法 |
36-38 |
|
3.4.3 AD的测试 |
38 |
|
3.5 FPGA设计方法 |
38-45 |
|
3.5.1 Stratix系列FPGA简介 |
38-40 |
|
3.5.2 BGA封装的FPGA器件布线 |
40-41 |
|
3.5.3 FPGA器件的下载配置方法 |
41-44 |
|
3.5.4 FPGA与DSP的接口设计 |
44-45 |
|
3.6 TMS320C6713 DSP设计方法 |
45-61 |
|
3.6.1 TMS320C6000系列DSP简介 |
45-47 |
|
3.6.2 DSP关键引脚连接 |
47-50 |
|
3.6.3 C6713的存储器设计 |
50-56 |
|
3.6.4 C6713的串行通迅设计 |
56-57 |
|
3.6.5 两片DSP之间的通信 |
57-60 |
|
3.6.6 CPLD逻辑控制 |
60-61 |
|
3.7 本章小结 |
61-62 |
|
第4章 系统软件设计与实现 |
62-80 |
|
4.1 引言 |
62 |
|
4.2 DSP软件流程 |
62 |
|
4.3 C语言和汇编语言混合编程 |
62-64 |
|
4.4 浮点与定点 |
64-65 |
|
4.4.1 定点DSP精度上的局限性 |
64-65 |
|
4.4.2 定点数与浮点数的相互转化 |
65 |
|
4.5 系统初始化程序 |
65-68 |
|
4.5.1 锁相环初始化 |
65-67 |
|
4.5.2 EMIF初始化 |
67 |
|
4.5.3 定时器初始化 |
67-68 |
|
4.6 中断服务程序 |
68-71 |
|
4.6.1 中断矢量表 |
69-70 |
|
4.6.2 中断服务程序的C语言编程 |
70-71 |
|
4.7 用于UART的多通道缓冲串口(McBSP) |
71-73 |
|
4.8 DSP程序引导加载 |
73-79 |
|
4.8.1 引导方式选择 |
74-75 |
|
4.8.2 C6713 ROM引导模式实现 |
75-79 |
|
4.9 本章小结 |
79-80 |
|
结论 |
80-82 |
|
参考文献 |
82-86 |
|
攻读硕士学位期间发表的论文和取得的科研成果 |
86-87 |
|
致谢 |
87 |
|
| 【DOI】 | LunWen.ID:2.2008.346850 |
