基于FPGA的低频时码数字接收机设计与实现-接收设备-论文之家

您现在的位置：硕士论文 >> 电子论文 >> 电信技术 >> 接收设备 >> 正文

基于FPGA的低频时码数字接收机设计与实现

作者：李国栋 Publish: 2007-10-24 Hits:-

【中文题名】

基于FPGA的低频时码数字接收机设计与实现

【英文题名】

Design and Implementation of Digital Low-Frequency Time-Code ReceiverBased on FPGA

【学科专业】

测试计量技术及仪器

【论文级别】

硕士论文

【投稿时间】

2007-10-24

【中关键词】

数字接收机,低频时码,软件无线电,FPGA,VHDL,数字移相器

【英关键词】

digital receiver,LF time-code signal,software radio,FPGA,VHDL,digital phase shifter,FIR,time system equipment,

【分类导航】

工业技术>无线电电子学、电信技术>无线电设备、电信设备>接收设备、无线电收音机>各种频率收音机>

【论文摘要】

随着科技的发展,电子电路的设计正逐渐摆脱传统的设计模式,而采用FPGA来设计电子电路正成为设计的趋势。这是因为采用FPGA设计电子电路不仅开发时间短,资金投入相对少,且可将电路板级产品集成为芯片级产品。本论文针对低频时码授时系统设计并实现基于FPGA的数字化接收机。主要内容有以下几方面: (1)分析了低频时码授时接收机的发展趋势。给出了软件无线电技术定义和特点,分析了三种典型的软件无线电结构。在此基础上,提出了基于软件无线电结构的低频时码授时接收机的硬件平台。 (2)采用EAD的设计方法将接收机划分为数据采集和处理系统和控制系统两个大的部分组成,并对各部分继续划分为更小的模块便于实现,文章给出了各模块的逻辑关系和具体实现方法。更重要的是文章提出了整秒采集的接收机整体同步方法。 (3)给出了基于FPGA的低频时码接收机的硬件组成。设计了针对前端输入特点的ADC的差分输入方式,设计了低频时码接收机的键盘、显示、串口、接收时码等电路和实现了基于FPGA的各外围电路驱动。此外文章中还设计了低频时码接收机的电源、复位、晶振电路。 (4)实现基于FPGA的FIR滤波器设...

【论文题纲】

摘要	4-5
Abstract	5-10
第一章引言	10-17
1.1 国内外低频时码授时技术概述	10-11
1.2 低频时码授时接收终端的研制和发展趋势	11-13
1.3 FPGA 技术的现状	13-15
1.4 本课题的意义	15
1.5 论文的安排	15-17
第二章软件无线电技术在低频时码接收机中的应用	17-24
2.1 软件无线电的定义	17-18
2.2 软件无线电的硬件结构	18-20
2.2.1 射频低通采样数字化结构	18-19
2.2.2 射频带通采样数字化结构	19
2.2.3 宽带中频采样数字化结构	19-20
2.3 软件无线电的特点和关键技术	20-22
2.3.1 软件无线电的特点	20
2.3.2 软件无线电的关键技术	20-22
2.4 软件无线电技术在低频时码接收机中的应用	22-24
第三章低频时码接收机的整体设计方案	24-38
3.1 低频时码接收机的整体设计方案	24-25
3.2 低频时码接收机时间同步方法	25-26
3.3 FPGA 的EDA 设计方法	26-28
3.4 器件的选择及其性能的分析	28-32
3.4.1 FPGA 器件的选择	28-30
3.4.2 A/D 转换器的选择	30-32
3.5 硬件描述语言VHDL	32-33
3.6 应用软件介绍	33-35
3.6.1 FPGA 开发软件ISE	34-35
3.6.2 系统仿真软件ModelSim	35
3.7 配置FPGA	35-36
3.8 外围电路设计	36-38
3.8.1 电源电路设计	36-37
3.8.2 复位电路设计	37
3.8.3 晶振电路设计	37-38
第四章低频时码接收机数据采集和处理系统的设计与实现	38-54
4.1 数据采集和处理系统设计方案	38-40
4.2 ADC 的差分输入设计	40-43
4.3 解调方法和定时点求解	43-46
4.3.1 解调方法比较分析和定时点求法介绍	43-45
4.3.2 最佳点选取方法	45-46
4.4 基于FPGA 的数字滤波器设计	46-51
4.4.1 FIR 数字滤波器的基本原理	46-47
4.4.2 设计指标要求	47
4.4.3 FIR 滤波器的设计方法	47-49
4.4.4 基于FPGA 的FIR 滤波器实现	49-50
4.4.5 滤波器实验结果	50-51
4.5 二级滤波方法	51-54
第五章基于FPGA 的低频时码接收机控制系统的设计与实现	54-77
5.1 控制系统的设计方案	54-56
5.2 数字移相器的实现	56-58
5.2.1 数字移相器工作原理	56
5.2.2 软件设计	56-57
5.2.3 仿真及硬件实现	57-58
5.3 时码计算模块的实现	58-60
5.4 自动同步控制模块的实现	60-61
5.5 数据锁存器模块的实现	61-62
5.6 键盘驱动模块设计及其输入逻辑设计	62-65
5.6.1 键盘电路及键盘识别	62-64
5.6.2 键盘输入逻辑设计	64-65
5.7 串口驱动模块及其电路设计	65-69
5.7.1 串行异步通信协议	66-67
5.7.2 串口驱动模块结构	67
5.7.3 数据接收单元	67-68
5.7.4 数据发送单元	68-69
5.8 字符型LCD 驱动模块及其电路设计	69-74
5.8.1 字符型LCD 电路设计	69-70
5.8.2 液晶驱动模块实现	70-72
5.8.3 仿真及硬件实现	72-74
5.9 控制系统的其它模块和外围电路的设计	74-77
5.9.1 分频模块	74
5.9.2 编码转换模块	74-75
5.9.3 LCD 显示转换模块	75
5.9.4 1PPS 输出电路	75-77
第六章低频时码接收机的测试结果分析	77-85
6.1 低频时码接收机中定时参考点的误差分析	77-84
6.1.1 误差的分类	77-78
6.1.2 定时参考点的误差分析	78-84
6.2 低频时码接收机时码输出结果	84-85
第七章总结与展望	85-87
7.1 完成工作总结	85-86
7.2 未来工作展望	86-87
参考文献	87-90
硕士期间发表文章	90-91
致谢	91

【DOI】

LunWen.ID:2.2008.346917



付费论文：有参考文献 300元

1、注册会员 2、购买本文 3、下载文章
注:此文为收费论文，需付费购买。每页大约1000字。

代写论文流程

载入中…

Web lunwenjia


热门搜索：数字接收机论文低频时码软件无线电 FPGA VHDL 数字移相器