| 【中文题名】 | 低功耗存储器设计研究及在ROM中的实现 |
| 【英文题名】 | Research on Low Power Memory Design and Implementation in ROM |
| 【学科专业】 | 电子科学与技术 |
| 【论文级别】 | 硕士论文 |
| 【投稿时间】 | 2006-9-22 |
| 【中关键词】 | 低功耗设计,ROM,全定制设计,选择性预充电,逻辑功效,扫描测试 |
| 【英关键词】 | low-power design,ROM,Custom Design,selective precharge,Logical Effort,scan test,BIST, |
| 【分类导航】 | 工业技术>自动化技术、计算机技术>计算技术、计算机技术>电子数字计算机（不连续作用电子计算机）>存贮器> |
| 【论文摘要】 | 随着集成电路的密度和工作频率按照摩尔定律所描述的那样持续增长，低功耗系统的设计成为了设计者们所关注的焦点。在微处理器特别是SoC(系统集成芯片)中，由于存储器占据了芯片功耗的很大部分，因此低功耗存储器的设计技术对集成电路发展具有重要意义。
随着高性能处理器中嵌入式存储器的大量使用，对存储器的速度、面积和功耗三个方面的性能都有很高要求。而由于这三个参数之间的相互约束关系，存储器低功耗技术往往会引起速度和面积的开销。因此，以较低的开销换取低功耗性能是存储器低功耗技术的设计难点。
本文研究了存储器低功耗设计技术，采用全定制设计方法在0.18μm CMOS工艺下设计实现了一款64kb(4k×16bit)的ROM，完成了从逻辑设计、版图设计到最终投片测试设计的全部设计流程。该ROM采用本文提出的带充电补偿电路的选择性预充电结构，取得了明显的功耗优化效果。在典型情况下，数据读取时间为1.35ns，500MHz下平均功耗和峰值功耗分别为28.2mW和84.6mW。与同等工艺下编译器生成的ROM相比，采用低功耗结构的ROM平均功耗节省了65％以上，数据读取延迟减少30％左右，而面积开销小于3％... |
| 【论文题纲】 |
|
目录 |
4-6 |
|
图目录 |
6-8 |
|
表目录 |
8-9 |
|
摘要 |
9-10 |
|
ABSTRACT |
10-11 |
|
第一章 绪论 |
11-15 |
|
1.1 课题研究背景 |
11-12 |
|
1.2 相关研究 |
12-13 |
|
1.3 本文的主要工作 |
13-14 |
|
1.4 本文的结构 |
14-15 |
|
第二章 低功耗存储器相关理论 |
15-31 |
|
2.1 存储器实现结构及功耗来源 |
15-22 |
|
2.1.1 存储器总体结构 |
15-16 |
|
2.1.2 存储器中功耗来源 |
16-22 |
|
2.2 低功耗存储器设计技术分析 |
22-30 |
|
2.2.1 降低充电电容的技术 |
22-27 |
|
2.2.2 脉冲式操作技术 |
27-28 |
|
2.2.3 电荷复用技术 |
28-30 |
|
2.3 本章小节 |
30-31 |
|
第三章 低功耗ROM设计 |
31-49 |
|
3.1 ROM低功耗技术 |
31-34 |
|
3.1.1 ROM低功耗技术分析 |
31-32 |
|
3.1.2 带充电补偿电路的选择性预充电结构 |
32-34 |
|
3.2 低功耗ROM总体设计 |
34-37 |
|
3.2.1 接口定义 |
34 |
|
3.2.2 时序设计 |
34 |
|
3.2.3 总体结构 |
34-37 |
|
3.3 电路实现及分析优化 |
37-47 |
|
3.3.1 输入锁存器结构及地址建立时间 |
37 |
|
3.3.2 存储单元尺寸确定 |
37-38 |
|
3.3.3 译码器优化 |
38-43 |
|
3.3.4 时钟驱动单元实现 |
43-45 |
|
3.3.5 预充电补偿管的尺寸确定 |
45-47 |
|
3.4 功耗分析结果 |
47-48 |
|
3.5 本章小节 |
48-49 |
|
第四章 低功耗ROM版图设计 |
49-59 |
|
4.1 引言 |
49-50 |
|
4.2 ROM版图布局规划 |
50-51 |
|
4.3 ROM版图设计 |
51-56 |
|
4.3.1 单元模块版图设计 |
52-55 |
|
4.3.2 整体版图拼接 |
55-56 |
|
4.4 版图模拟及对比分析 |
56-58 |
|
4.5 本章小节 |
58-59 |
|
第五章 ROM功能验证与性能测试 |
59-69 |
|
5.1 测试方案 |
59-61 |
|
5.1.1 功能测试 |
59 |
|
5.1.2 地址建立时间测试 |
59-60 |
|
5.1.3 高频运行测试 |
60-61 |
|
5.2 测试实现 |
61-63 |
|
5.2.1 测试台测试 |
61-62 |
|
5.2.2 PCB板测试系统 |
62 |
|
5.2.3 测试PCB板设计 |
62-63 |
|
5.3 IP核测试方法研究 |
63-68 |
|
5.3.1 IP核投片测试的难题 |
63-64 |
|
5.3.2 扫描测试思想 |
64-65 |
|
5.3.2 扫描测试电路实现 |
65-68 |
|
5.4 本章小节 |
68-69 |
|
第六章 结束语 |
69-70 |
|
6.1 课题工作总结 |
69 |
|
6.2 工作展望 |
69-70 |
|
致谢 |
70-71 |
|
攻读硕士期间发表的论文 |
71-72 |
|
参考文献 |
72-73 |
|
| 【DOI】 | LunWen.ID:2.2008.363752 |
