| 【中文题名】 | “银河飞腾”DSP片内存储系统的优化设计研究 |
| 【英文题名】 | Study on Design Optimization of YHFT-DSP's On-Chip Memory System |
| 【学科专业】 | 电子科学与技术 |
| 【论文级别】 | 硕士论文 |
| 【投稿时间】 | 2006-9-14 |
| 【中关键词】 | 数字信号处理器,Cache,存储器,优化,, |
| 【英关键词】 | Digital Signal Processor,Cache,Memory,Optimization, |
| 【分类导航】 | 工业技术>自动化技术、计算机技术>计算技术、计算机技术>电子数字计算机（不连续作用电子计算机）>运算器和控制器(CPU)> |
| 【论文摘要】 | 数字信号处理器(DSP)自问世以来得到了快速的发展和广泛的应用。片内存储子系统的安排，对DSP的性能影响甚大。Cache虽有着失效延迟难以预测、不能很好满足实时性要求等缺点，但因与DSP算法极好的契合性而依然是高性能DSP芯片设计不可缺少的重要技术之一。因此，研究合适的基于Cache的DSP的存储系统具有重要的意义。
YHFT-DSP课题组研制的“银河飞腾”系列DSP芯片采用了“片内RAM+两级Cache”的存储结构，融合了RAM和Cache的优点，具有良好的可扩展性，但存在着片内外间数据传输效率较低、Cache失效延迟偏大等不足。
本文在广泛研究当前主流高性能DSP芯片的存储结构文后，深入分析了YHFT-Dx片内存储系统的特点，提出了增大存储器容量、优化部件间接口协议等几种提高存储系统性能的改进方法，并完成了优化设计的RTL级编码及模拟验证，最后还进行了性能评测。
根据YHFT-Dx二级存储器可配置成Cache／RAM的特点，直接将其从64kB扩大到256kB，增加的192kB专做RAM使用。增大RAM使得可以在片内放入更多的代码和数据，从而减小二级存储器的失... |
| 【论文题纲】 |
|
图目录 |
6-8 |
|
表目录 |
8-9 |
|
摘要 |
9-10 |
|
ABSTRACT |
10-11 |
|
第一章 绪论 |
11-21 |
|
§1.1 DSP芯片概述 |
11-13 |
|
§1.1.1 DSP芯片的特点 |
11-12 |
|
§1.1.2 DSP芯片的发展趋势 |
12-13 |
|
§1.2 DSP的片内存储体系结构 |
13-18 |
|
§1.2.1 DSP片内存储器的结构与层次 |
13-15 |
|
§1.2.2 DSP片内Cache的使用与组织 |
15-17 |
|
§1.2.3 高性能DSP片内存储系统的发展趋势 |
17-18 |
|
§1.3 相关研究 |
18-19 |
|
§1.4 课题的来源、目标及研究意义 |
19-20 |
|
§1.5 本文所作的研究工作 |
20 |
|
§1.6 论文的组织结构 |
20-21 |
|
第二章 YHFT-Dx的存储结构及性能优化途径 |
21-33 |
|
§2.1 YHFT-Dx总体结构 |
21-22 |
|
§2.2 YHFT-Dx的片内存储子系统 |
22-25 |
|
§2.2.1 存储访问的数据通路 |
22-23 |
|
§2.2.2 片内两级Cache结构 |
23-25 |
|
§2.3 YHFT-Dx片内存储系统的性能优化途径分析 |
25-32 |
|
§2.3.1 提高数据传输效率的一般方法 |
25 |
|
§2.3.2 提高Cache性能的一般方法 |
25-28 |
|
§2.3.3 提高YHFT-Dx数据传输效率和Cache性能的技术途径 |
28-32 |
|
§2.4 小结 |
32-33 |
|
第三章 增大片内存储器容量的设计 |
33-40 |
|
§3.1 64kB的L2 Cache／RAM结构 |
33-35 |
|
§3.2 192kB RAM+64kB Cache／RAM结构 |
35-37 |
|
§3.3 增大存储器容量带来的问题 |
37 |
|
§3.4 存储器内建自测试 |
37-39 |
|
§3.5 小结 |
39-40 |
|
第四章 YHFT-Dx片内存储系统的优化设计 |
40-56 |
|
§4.1 L2—EMIF直接存取通路的设计与优化 |
40-45 |
|
§4.1.1 L2—EMIF直接存取通路 |
40-43 |
|
§4.1.2 L2—EMIF直接存取通路的优化 |
43-45 |
|
§4.2 使用写回缓冲 |
45-46 |
|
§4.2.1 L1D与L2间失效写缓冲的设计 |
45 |
|
§4.2.2 L2与EMIF间写回缓冲的设计 |
45-46 |
|
§4.3 优先供给请求字 |
46-48 |
|
§4.3.1 L2与L1D间优先供给请求字 |
46-47 |
|
§4.3.2 EMIF与L2间优先供给请求字 |
47-48 |
|
§4.4 EDMA读写操作的流水化 |
48-55 |
|
§4.4.1 YHFT-Dx EDMA简介 |
48-49 |
|
§4.4.2 L2与EDMA的接口 |
49-51 |
|
§4.4.3 EDMA读写操作的流水化设计 |
51-55 |
|
§4.5 小结 |
55-56 |
|
第五章 模拟验证 |
56-64 |
|
§5.1 验证方法与策略 |
56-57 |
|
§5.2 增大L2 RAM容量的模拟验证 |
57-58 |
|
§5.3 L2—EMIF直接存取通路的模拟验证 |
58-60 |
|
§5.4 写回缓冲的模拟验证 |
60-61 |
|
§5.5 请求字优先的模拟验证 |
61 |
|
§5.6 EDMA读写操作流水化的模拟验证 |
61-63 |
|
§5.7 小结 |
63-64 |
|
第六章 性能评测和实验结果 |
64-72 |
|
§6.1 性能评测的方法 |
64 |
|
§6.2 增大L2 RAM容量的性能分析和实验统计结果 |
64-65 |
|
§6.3 L2—EMIF直接存取通路的性能分析和实验统计结果 |
65-67 |
|
§6.4 写回缓冲的性能分析和实验统计结果 |
67-68 |
|
§6.5 请求字优先的性能分析和实验统计结果 |
68 |
|
§6.6 EDMA读写操作流水化的性能分析和实验统计结果 |
68-69 |
|
§6.7 YHFT-Dx存储系统整体优化的性能分析和实验统计结果 |
69-71 |
|
§6.8 小结 |
71-72 |
|
第七章 结束语 |
72-74 |
|
§7.1 工作总结 |
72-73 |
|
§7.2 工作展望 |
73-74 |
|
致谢 |
74-75 |
|
硕士研究生期间发表的论文 |
75-76 |
|
参考文献 |
76-77 |
|
| 【DOI】 | LunWen.ID:2.2008.363825 |
