| 【中文题名】 | 网络处理器的体系结构建模及芯片原型设计 |
| 【英文题名】 | Modeling of Network Processor Architecture and Design of Prototype Chip |
| 【学科专业】 | 计算机科学与技术 |
| 【论文级别】 | 硕士论文 |
| 【投稿时间】 | 2006-9-14 |
| 【中关键词】 | 网络处理器,体系结构建模,协处理器,芯片,SoPC,原型 |
| 【英关键词】 | Network Processor,Architecture Modeling,Coprocessor,Chip,SoPC,Prototype, |
| 【分类导航】 | 工业技术>自动化技术、计算机技术>计算技术、计算机技术>电子数字计算机（不连续作用电子计算机）>运算器和控制器(CPU)> |
| 【论文摘要】 | 网络处理器能够同时满足处理速度与灵活性两方面的要求，被称为推动下一代网络发展的核心技术之一。当前网络的应用范围在不断扩大、新的业务不断涌现，网络处理器系统的结构也随之在不断变化，如何从体系结构设计角度去适应这一发展需求，是网络处理器研究领域的重要挑战之一。
本文针对网络处理器体系结构面临的问题，研究网络处理器的设计方法。首先研究在早期设计中建立各种网络处理器体系结构模型的方法，通过构建一个基于SystemC的网络处理器建模框架来简化体系结构建模的过程，并在不同的抽象层次上对模型进行细化和性能评价，最终从多种体系结构模型中选择最优化的设计。其次，分析了协处理器设计的基本要素，研究了协处理器设计的关键技术。通过采用协处理器与处理单元(PE)的异步并行工作方式来提高系统性能；研究了多个PE共享协处理器机制来提高协处理器的利用率，提出了三种共享机制：总线仲裁器机制、互斥信号量机制和协处理器流水机制，在保证性能的同时减小了实现代价。
最后，在以上关键技术研究的基础上，从实际工程的角度出发，阐述了一种基于SoPC的网络处理器芯片原型设计和实现方法。设计的网络处理器芯片原型含有4个PE，处理... |
| 【论文题纲】 |
|
图目录 |
7-8 |
|
表目录 |
8-9 |
|
摘要 |
9-10 |
|
ABSTRACT |
10-11 |
|
第一章 绪论 |
11-18 |
|
1.1 课题研究背景 |
11-16 |
|
1.1.1 网络处理器的发展 |
11-14 |
|
1.1.2 网络处理器的设计规范 |
14 |
|
1.1.3 网络处理器设计方案介绍 |
14-16 |
|
1.1.4 网络处理器结构发展展望 |
16 |
|
1.2 本文的主要工作 |
16-17 |
|
1.3 本文的研究成果 |
17 |
|
1.4 本文的组织结构 |
17-18 |
|
第二章 基于SystemC的网络处理器建模框架 |
18-32 |
|
2.1 研究现状 |
18-21 |
|
2.1.1 体系结构模型的分类 |
18-19 |
|
2.1.2 异构多处理器片上系统结构 |
19-20 |
|
2.1.3 国外研究现状 |
20-21 |
|
2.2 网络处理器建模框架 |
21-27 |
|
2.2.1 网络处理器建模框架的组织结构 |
21-22 |
|
2.2.2 异构资源库 |
22-24 |
|
2.2.3 配置信息表 |
24-26 |
|
2.2.4 体系结构构造器 |
26-27 |
|
2.2.5 体系结构模型 |
27 |
|
2.3 体系结构建模实例 |
27-30 |
|
2.3.1 建模流程 |
28-29 |
|
2.3.2 模型结构调整 |
29-30 |
|
2.4 本章小结 |
30-32 |
|
第三章 模型细化与性能评价 |
32-43 |
|
3.1 模型的细化 |
32-36 |
|
3.1.1 模型的抽象层次 |
32 |
|
3.1.2 功能模块细化 |
32-35 |
|
3.1.3 通信细化 |
35-36 |
|
3.2 性能评价 |
36-40 |
|
3.2.1 Testbench结构 |
36-38 |
|
3.2.2 消息层模型功能验证 |
38-39 |
|
3.2.3 交易层模型性能测试 |
39-40 |
|
3.2.4 寄存器传输层模型性能测试 |
40 |
|
3.3 体系结构模型的应用 |
40-41 |
|
3.4 本章小结 |
41-43 |
|
第四章 基于SoPC的协处理器设计 |
43-51 |
|
4.1 概述 |
43 |
|
4.2 协处理器设计的基本要素 |
43-44 |
|
4.2.1 协处理器指令 |
43-44 |
|
4.2.2 协处理器接口 |
44 |
|
4.3 协处理器设计的关键技术 |
44-47 |
|
4.3.1 PE与CoP的并行 |
44-45 |
|
4.3.2 多个PE共享CoP的机制 |
45-47 |
|
4.4 基于SoPC的协处理器设计 |
47-50 |
|
4.4.1 SoPC技术简介 |
47-48 |
|
4.4.2 协处理器的SoPC设计 |
48-50 |
|
4.5 本章小结 |
50-51 |
|
第五章 网络处理器芯片原型实现 |
51-66 |
|
5.1 网络处理器芯片原型验证平台 |
51-54 |
|
5.1.1 验证平台总体设计 |
51-52 |
|
5.1.2 验证平台数据通路功能描述 |
52 |
|
5.1.3 网络处理器芯片原型的性能测试方法 |
52-53 |
|
5.1.4 网络处理器芯片原型总体设计 |
53-54 |
|
5.2 PE模块设计 |
54-56 |
|
5.2.1 PE模块硬件结构 |
54-55 |
|
5.2.2 自定义指令设计 |
55-56 |
|
5.3 协处理器设计 |
56-61 |
|
5.3.1 互斥信号量机制 |
56-58 |
|
5.3.2 总线仲裁器机制 |
58-59 |
|
5.3.3 协处理器流水机制 |
59-61 |
|
5.4 系统性能测试 |
61-65 |
|
5.5 本章小结 |
65-66 |
|
第六章 总结与展望 |
66-68 |
|
6.1 总结 |
66-67 |
|
6.2 展望 |
67-68 |
|
致谢 |
68-69 |
|
攻读硕士期间发表论文情况 |
69-70 |
|
参考文献 |
70-72 |
|
| 【DOI】 | LunWen.ID:2.2008.363826 |
