| 【中文题名】 | 高速PPM-UWB通信系统的基带信号产生与接收处理的研究与实现 |
| 【英文题名】 | Research and Realization on the Generation of Baseband Signals and Processing of Receival for High Data Rate PPM-UWB Communication Systems |
| 【学科专业】 | 通信与信息系统 |
| 【论文级别】 | 硕士论文 |
| 【投稿时间】 | 2007-10-24 |
| 【中关键词】 | 超宽带,脉冲位置调制,并行同步捕获,现场可编程逻辑阵列,高速硬件描述语言, |
| 【英关键词】 | UWB,PPM,Parallel Synchronization and Acquisition,FPGA,VHDL, |
| 【分类导航】 | 工业技术>无线电电子学、电信技术>无线通信>无线电中继通信、微波通信>> |
| 【论文摘要】 |
与传统的连续载波调制通信方式相比,利用极窄脉冲信号携带信息的超宽带(Ultra Wideband, UWB)通信方式是一种全新的通信方式。它具有许多独特的优点,如通信容量大、低截获/检测概率、频带很宽、有很强的抗多径干扰能力和分辨率高、设备成本较低等特点,这些优势使UWB通信成为了当今学术界和商业领域研究热点之一。而超宽带接收技术是实现超宽带通信的难点,本论文重点研究了高速PPM-UWB通信系统的基带PPM信号产生与接收处理,并进行了室内短距离高速PPM-UWB通信系统的实验。
论文首先阐述了超宽带通信技术的基本概念、特点、发展过程、研究现状和发展趋势,然后介绍了超宽带通信系统的组成结构。在此基础上,设计了基带PPM信号的产生电路。同时,针对室内多径信道和PPM-UWB信号的特点,提出一种多路并行同步捕获接收机结构,把同步部分放到基带电路进行处理,实现了接收射频电路和基带数字处理电路的巧妙结合,简化了接收机的设计;系统基带电路通过VHDL建模与设计,并在高速FPGA芯片中实现。最后,建立传码率为100Mbps的PPM-UWB通信系统,进行室内短距离通信测试,验证设计方案的可行性,结果表明本论... |
| 【论文题纲】 |
|
摘要 |
3-4 |
|
Abstract |
4-8 |
|
第一章 绪论 |
8-12 |
|
1.1 研究背景与意 |
8 |
|
1.2 国内外相关研究情况 |
8-10 |
|
1.3 论文题目来源及主要内容 |
10-11 |
|
1.4 论文的结构 |
11-12 |
|
第二章 超宽带通信技术概述 |
12-19 |
|
2.1 超宽带信号定义 |
12 |
|
2.2 超宽带通信技术的理论基础 |
12-13 |
|
2.3 超宽带通信技术的数据调制方式 |
13-15 |
|
2.4 超宽带系统的技术特点 |
15-17 |
|
2.5 超宽带系统的应用 |
17-18 |
|
2.5.1 军事应用 |
17 |
|
2.5.2 商业应用 |
17-18 |
|
2.6 本章小结 |
18-19 |
|
第三章 高速PPM-UWB 通信系统发射部分PPM信号的建模与设计 |
19-31 |
|
3.1 UWB 通信系统的基本组成结构 |
19-20 |
|
3.2 PPM-UWB 信号产生的模型 |
20 |
|
3.3 PPM 信号的产生电路和 VHDL 设计仿真 |
20-25 |
|
3.3.1 PPM信号的脉冲波形 |
20-21 |
|
3.3.2 PPM信号产生的电路原理框图 |
21-22 |
|
3.3.3 PPM信号产生电路的VHDL建模与设计 |
22-25 |
|
3.4 系统UWB信号的选取 |
25-27 |
|
3.5 基带 FPGA 芯片的选取 |
27-30 |
|
3.6 本章小结 |
30-31 |
|
第四章 UWB 通信系统多路并行同步捕获算法的研究与接收机结构的设计 |
31-51 |
|
4.1 高速 PPM-UWB 通信系统的接收机结构 |
31-32 |
|
4.2 可控射频积分检测器 |
32-36 |
|
4.2.1 可控射频积分检测器的结构 |
32-33 |
|
4.2.2 可控射频积分检测器的电路实现与仿真结果 |
33-36 |
|
4.3 多路并行同步捕获算法的设计与实现 |
36-40 |
|
4.3.1 多路并行同步捕获算法 |
36-38 |
|
4.3.2 捕获性能分析 |
38-40 |
|
4.4 基带数字处理电路 |
40-50 |
|
4.4.1 基带电路工作流程图 |
40-41 |
|
4.4.2 基准时钟产生器 |
41-42 |
|
4.4.3 逻辑选通单元和逻辑控制单元模块 |
42-45 |
|
4.4.4 门控脉冲产生单元 |
45-46 |
|
4.4.5 延迟线模块 |
46-47 |
|
4.4.6 码元恢复模块 |
47-48 |
|
4.4.7 帧尾检测单元 |
48-49 |
|
4.4.8 综合电路顶层设计与仿真波形图 |
49-50 |
|
4.5 本章小结 |
50-51 |
|
第五章 系统硬件电路的测试结果 |
51-61 |
|
5.1 FPGA 原理 |
51-53 |
|
5.2 基带FPGA开发板 |
53-54 |
|
5.2.1 FPGA的配置方式 |
53 |
|
5.2.2 FPGA开发板的电路组成 |
53-54 |
|
5.3 目标FPGA芯片接口引脚定义 |
54-55 |
|
5.4 系统实验与测试 |
55-61 |
|
5.4.1 实验测试系统的组成结构 |
55-56 |
|
5.4.2 系统的实测结果 |
56-60 |
|
5.4.3 系统测试总结 |
60-61 |
|
第六章 结论 |
61-62 |
|
致谢 |
62-63 |
|
参考文献 |
63-65 |
|
攻读学位期间发表的学术论文 |
65-66 |
|
附录 |
66-68 |
|
附录 A 超宽带通信试验系统收发电路实物照片 |
66-68 |
|
| 【DOI】 | LunWen.ID:2.2008.355050 |
