| 【中文题名】 | TD-SCDMA基带系统芯片中信道编解码模块的验证 |
| 【英文题名】 | Verification of the Channel Codec Module in TD-SCDMA Baseband SoC |
| 【学科专业】 | 电子与通信工程 |
| 【论文级别】 | 硕士论文 |
| 【投稿时间】 | 2007-11-13 |
| 【中关键词】 | TD-SCDMA,信道编解码,验证,覆盖率,SystemC, |
| 【英关键词】 | TD-SCDMA,Channel-Codec,Verification,Coverage,SystemC, |
| 【分类导航】 | 工业技术>无线电电子学、电信技术>无线通信>移动通信>蜂窝式移动通信系统（大哥大、移动电话手机）>码分多址（CDMA）移动通信 |
| 【论文摘要】 |
信道编解码模块是TD-SCDMA手机基带系统芯片的重要组成部分,其功能包括3GPP TS 25.222规定的CRC编码与校验、卷积编码与viterbi译码、turbo编译码、以及第一次交织/解交织。该模块是芯片中的硬件加速器,通过AHB总线与DSP核相连。对该模块的充分验证有助于减少和发现芯片设计中存在的问题,减少芯片的投片风险,增加一次投片成功的几率。
随着芯片的复杂度的快速增长,验证成为SoC开发过程中面临的最有挑战性的一个环节。验证要占整个设计开发60%~80%的工作量。对于手机基带芯片这种千万门级的SoC,充分、全面的验证尤为复杂,需要耗费大量的人力以及时间。为了缩短项目开发时间,加快产品面市步伐,要采用先进高效的验证方法,提高验证效率,同时保障验证的覆盖率。
本文分析了当今IC设计业界主要应用的验证方法,并结合工业界的产品开发项目,在实践中运用先进的验证方法,对TD-SCDMA手机基带芯片中的信道编解码模块进行了全面的功能验证。文中详细剖析了进行基于EDA仿真的功能验证的环境,这是一个运用verilog、SystemC等语言的混合仿真环境,利用总线功能模型(BFM)实现总线... |
| 【论文题纲】 |
|
摘要 |
3-4 |
|
Abstract |
4-9 |
|
主要符号对照表 |
9-10 |
|
第1章 引言 |
10-13 |
|
1.1 课题背景 |
10-11 |
|
1.2 本模块的验证任务和难点 |
11 |
|
1.3 论文内容 |
11-12 |
|
1.4 章节安排 |
12-13 |
|
第2章 TCC 模块概述 |
13-24 |
|
2.1 3GPP 中的信道编码流程 |
13-14 |
|
2.2 CRC |
14-15 |
|
2.3 卷积码与Viterbi译码 |
15-18 |
|
2.3.1 卷积编码 |
15-17 |
|
2.3.2 Viterbi译码 |
17-18 |
|
2.4 TURBO 码 |
18-20 |
|
2.4.1 TURBO 编码 |
18-19 |
|
2.4.2 TURBO 译码 |
19-20 |
|
2.5 第一次交织 |
20-21 |
|
2.6 模块结构与接口 |
21-22 |
|
2.7 功能 |
22-23 |
|
2.8 本章小结 |
23-24 |
|
第3章 验证方法 |
24-33 |
|
3.1 验证概念 |
24-25 |
|
3.2 验证策略 |
25-26 |
|
3.2.1 黑盒与白盒 |
25-26 |
|
3.2.2 抽象层次 |
26 |
|
3.3 主流验证方法 |
26-30 |
|
3.3.1 功能验证 |
26-28 |
|
3.3.2 代码完整性分析 |
28-29 |
|
3.3.3 断言 |
29 |
|
3.3.4 覆盖率分析 |
29 |
|
3.3.5 形式验证 |
29-30 |
|
3.4 层次化验证模型 |
30-31 |
|
3.5 验证复用 |
31-32 |
|
3.6 本章小结 |
32-33 |
|
第4章 设计与验证语言SYSTEMC |
33-36 |
|
4.1 为什么推出SYSTEMC |
33 |
|
4.2 SYSTEMC 的本质 |
33-34 |
|
4.3 SYSTEMC 库 |
34-35 |
|
4.4 基于SYSTEMC 的开发流程 |
35-36 |
|
第5章 软件工具 |
36-37 |
|
1.VCS |
36 |
|
2.MATLAB |
36 |
|
3.GCC/G++ |
36 |
|
4.Debussy |
36-37 |
|
第6章 芯片验证环境 |
37-47 |
|
6.1 环境实现 |
37-39 |
|
6.2 目录结构 |
39-41 |
|
6.3 TESTBENCH 结构 |
41-42 |
|
6.4 TEST HARNESS |
42-43 |
|
6.5 SYSTEMC 的作用 |
43 |
|
6.6 仿真控制 |
43-44 |
|
6.7 总线功能模型（BUS FUNCTIONAL MODEL, BFM） |
44-46 |
|
6.8 本章小结 |
46-47 |
|
第7章 TCC 验证实现 |
47-66 |
|
7.1 TCC 功能列表 |
47-49 |
|
7.2 验证用例（CASE） |
49-50 |
|
7.3 TCC 验证架构 |
50-51 |
|
7.4 TEST FILE |
51-52 |
|
7.5 TCC 配置参数 |
52-55 |
|
7.5.1 全局参数 |
52-53 |
|
7.5.2 CASE 参数 |
53-55 |
|
7.6 参考模型 |
55-56 |
|
7.7 数据格式 |
56-57 |
|
7.7.1 硬比特 |
56-57 |
|
7.7.2 软比特 |
57 |
|
7.8 模块TESTBENCH |
57-59 |
|
7.8.1 TESTBENCH 结构 |
57-58 |
|
7.8.2 TCC 寄存器配置 |
58-59 |
|
7.9 DUT 配置文件 |
59-61 |
|
7.10 控制脚本 |
61-64 |
|
7.10.1 验证控制脚本 |
62-63 |
|
7.10.2 CASE 生成脚本 |
63 |
|
7.10.3 CASE 统计脚本 |
63-64 |
|
7.11 TCC 仿真执行流程 |
64 |
|
7.12 POST-LAYOUT 验证 |
64 |
|
7.13 本章小结 |
64-66 |
|
第8章 验证覆盖率统计 |
66-69 |
|
8.1 功能覆盖 |
66-67 |
|
8.2 工具给出的覆盖率报告 |
67-68 |
|
8.3 本章小结 |
68-69 |
|
结论 |
69-70 |
|
附录A TCC CASE LIST |
70-79 |
|
A.1 典型CASE |
70 |
|
A.2 TURBO 译码CASE |
70-72 |
|
A.3 TURBO 译码+解交织CASE |
72-73 |
|
A.4 CRC CASE |
73-74 |
|
A.5 VITERBI 译码CASE |
74 |
|
A.6 下行遍历CASE |
74-76 |
|
A.7 上行遍历CASE |
76-77 |
|
A.8 约束随机CASE |
77-78 |
|
A.9 其他CASE |
78-79 |
|
参考文献 |
79-80 |
|
致谢 |
80-81 |
|
个人简历、在学期间发表的学术论文与研究成果 |
81 |
|
| 【DOI】 | LunWen.ID:2.2008.355227 |
