| 【中文题名】 | 高速芯片电源/地线网的信号完整性分析 |
| 【英文题名】 | Signal Integrity Analysis of Power/Ground Net in High Speed Chips |
| 【学科专业】 | 电磁场与微波技术 |
| 【论文级别】 | 硕士论文 |
| 【投稿时间】 | 2007-5-11 |
| 【中关键词】 | 电源地线网络,标准单元芯片,电压降,迭代,并行计算, |
| 【英关键词】 | power/ground net,cell based chip,voltage drop,iteration,parallel calculation, |
| 【分类导航】 | 工业技术>无线电电子学、电信技术>微电子学、集成电路（IC）>一般性问题>设计> |
| 【论文摘要】 |
电源/地线网的设计和仿真是集成电路自动化设计工具中的重要功能。由于电源/地线网规模日趋庞大,芯片的工作速度不断提高,传统的设计方法和仿真算法在规模和速度上都不能很好地满足当前的需求。因此,对于高速芯片电源/地线网如何进行合理设计以及快速准确仿真成为了集成电路自动化设计工具研发过程中的一个难点问题,也成为了芯片电源/地线网信号完整性分析的热点问题。
本文是作者参与了国家自然科学基金项目“SOC互连线建模仿真及时钟线网与电源线网综合”后,对于高速芯片电源/地线网布局布线设计方法的介绍和对电源线网电压降仿真算法开发的总结。
本文首先从研究集成电路电源/地线网设计的一般流程开始,在考虑了芯片中各种不同电源/地线网的拓补结构后,结合具体设计要求并根据标准单元芯片的特点,采用了两层网格型的电源/地线网络。随后通过计算各标准单元的平均功耗,得到了电源线的宽度计算公式。进而通过编程实现了可视化的电源/地线布线界面,文中对于使用上述方案实现的电源/地线布线软件作了介绍。 |
| 【论文题纲】 |
|
摘要 |
2-4 |
|
ABSTRACT |
4-7 |
|
第一章 概述 |
7-13 |
|
1.1 研究背景 |
7-9 |
|
1.2 电源/地线网设计方法简介 |
9-11 |
|
1.3 本文的主要内容 |
11-13 |
|
第二章 芯片电源/地线网设计 |
13-28 |
|
2.1 集成电路设计流程 |
13-15 |
|
2.2 自动布局布线工具介绍 |
15-17 |
|
2.3 电源/地线网的设计 |
17-24 |
|
2.4 项目软件简介 |
24-26 |
|
2.5 小结 |
26-28 |
|
第三章 电源/地线网仿真 |
28-36 |
|
3.1 各种模型综述 |
28-32 |
|
3.2 电源/地线网格方程的建立 |
32-35 |
|
3.3 小结 |
35-36 |
|
第四章 迭代算法研究 |
36-58 |
|
4.1 迭代法解线性方程 |
36-39 |
|
4.2 块超松弛迭代算法的实现和仿真 |
39-48 |
|
4.3 并行块超松弛迭代算法研究 |
48-56 |
|
4.4 小结 |
56-58 |
|
第五章 总结与展望 |
58-59 |
|
参考文献 |
59-64 |
|
致谢 |
64-65 |
|
攻读硕士学位期间已发表或录用的论文 |
65 |
|
| 【DOI】 | LunWen.ID:2.2008.342759 |
