| 【中文题名】 | 基于FPGA的水下远程遥控解码电路的设计与研究 |
| 【英文题名】 | |
| 【学科专业】 | 通信与信息系统 |
| 【论文级别】 | 硕士论文 |
| 【投稿时间】 | 2004-6-28 |
| 【中关键词】 | 远程遥控,现场可编程门阵列（FPGA）,解码,快速傅立叶变换,功耗,硬件描述语言（HDL） |
| 【英关键词】 | Long-rang remote control,Field programmable gate array（FPGA）,Decoding,Fast Fourier Transform （FFT）,Power consumption,Hardware description language（HDL）,State machine,JTAG, |
| 【分类导航】 | 工业技术>自动化技术、计算机技术>远动技术>远动化系统>远距离控制和信号、远距离控制和信号系统> |
| 【论文摘要】 |
随着计算机和集成电路技术的不断发展，基于EDA技术的芯片设计正在成为电子系统设计的主流。现场可编程门阵列(FPGA)作为一种可编程专用集成电路(ASIC)已经广泛应用于计算机、通信、航空航天等各个领域。一般来讲，FPGA多用于高速通信和高速信号处理领域，以发挥其处理速度快的特点，本文将其应用于一低速低功耗系统——某水下远程遥控接收系统，主要用其在频域来实现水下远程遥控的解码，取得了令人满意的效果。
本文主要做了以下几方面的工作。首先，深入研究和分析了在频域实现水下远程遥控解码的原理并进行了遥控指令编码设计；其次，用ALTERA公司的CYCLONE系列FPGA芯片完成了水下远程遥控FPGA解码芯片的设计工作，包括硬件描述语言(VHDL)编码、电路前后仿真、综合和布局布线工作，并对设计的FPGA解码芯片进行了初步的功耗估算；最后设计制作了一块FPGA解码芯片电路验证测试板，并完成了电路调试和测试。
实验测试结果表明，用FPGA实现水下远程遥控解码电路的方案是可行的，可以有效地缩小系统体积、提高系统可靠性，在保证系统性能情况下做到更低的功耗，还可以实现在系统配置和编程，使得系统的... |
| 【论文题纲】 |
|
第一章 绪论 |
9-15 |
|
1.1 研究背景及意义 |
9-13 |
|
1.2 本文的研究内容 |
13-15 |
|
第二章 水下远程遥控系统工作原理分析 |
15-42 |
|
2.1 水下远程遥控系统基本原理 |
15-17 |
|
2.1.1 水下远程遥控系统信号传输模型 |
15-16 |
|
2.1.2 水下远程遥控系统采用的方案 |
16-17 |
|
2.2 水下远程遥控系统关键参数分析 |
17-24 |
|
2.2.1 信道参数 |
17-19 |
|
2.2.2 发射部分技术参数 |
19-22 |
|
2.2.3 接收部分技术参数 |
22-24 |
|
2.3 遥控指令编码及其纠错 |
24-28 |
|
2.3.1 指令编码 |
24-26 |
|
2.3.2 纠错编码 |
26-28 |
|
2.4 时间分集和频率分集 |
28-30 |
|
2.4.1 时间分集技术 |
29 |
|
2.4.2 频率分集技术 |
29-30 |
|
2.5 水声遥控信号检测技术 |
30-38 |
|
2.5.1 周期图法及其改进 |
31-35 |
|
2.5.2 恒虚警(CFAR)处理 |
35-37 |
|
2.5.3 双门限检测 |
37-38 |
|
2.6 帧位同步 |
38-42 |
|
第三章 遥控解码电路的FPGA实现 |
42-81 |
|
3.1 FPGA设计基本概念和设计流程 |
42-46 |
|
3.1.1 FPGA设计基本概念 |
42-45 |
|
3.1.2 FPGA设计流程 |
45 |
|
3.1.3 基于多种EDA工具的FPGA设计 |
45-46 |
|
3.2 FPGA解码芯片的顶层结构设计 |
46-52 |
|
3.2.1 解码芯片功能及其输入输出端口 |
47-48 |
|
3.2.2 解码芯片的顶层结构和模块划分 |
48-50 |
|
3.2.3 子模块功能及其设计思路 |
50-52 |
|
3.3 FPGA解码芯片关键模块设计 |
52-74 |
|
3.3.1 快速傅立叶变换(FFT)的FPGA实现 |
52-66 |
|
3.3.2 平方器的FPGA实现 |
66-68 |
|
3.3.3 帧位同步控制器的FPGA实现 |
68-74 |
|
3.4 FPGA解码芯片设计实现与电路仿真 |
74-77 |
|
3.4.1 FPGA解码芯片的设计实现结果 |
74-75 |
|
3.4.2 FPGA解码芯片的电路仿真结果 |
75-77 |
|
3.5 FPGA解码芯片功耗估算 |
77-81 |
|
3.5.1 FPGA芯片功耗估算方法 |
78-80 |
|
3.5.2 FPGA解码芯片的功耗估算结果 |
80-81 |
|
第四章 遥控解码FPGA芯片测试电路设计与调试 |
81-92 |
|
4.1 测试电路设计 |
81-88 |
|
4.1.1 原理框图 |
81-82 |
|
4.1.2 时钟产生电路 |
82-83 |
|
4.1.3 电源管理及复位电路 |
83-84 |
|
4.1.4 采样电路 |
84-86 |
|
4.1.5 FPGA配置电路 |
86-88 |
|
4.2 测试电路调试 |
88-92 |
|
4.2.1 调试仪器和设备 |
88 |
|
4.2.2 调试步骤 |
88-89 |
|
4.2.3 测试输入信号产生 |
89-90 |
|
4.2.4 调试结果 |
90-92 |
|
第五章 全文总结 |
92-93 |
|
附录A |
93-94 |
|
附录B |
94-95 |
|
附录C |
95-96 |
|
附录D |
96-99 |
|
参考文献 |
99-102 |
|
致谢 |
102-103 |
|
| 【DOI】 | LunWen.ID:2.2008.389517 |
