| 【中文题名】 | 智能故障诊断理论在32位ARM系统中的研究与应用 |
| 【英文题名】 | Research and Application of Intelligent Fault Diagnosis Algorithm in 32-bit ARM Digital System |
| 【学科专业】 | 检测技术与自动化装置 |
| 【论文级别】 | 硕士论文 |
| 【投稿时间】 | 2007-1-22 |
| 【中关键词】 | ARM,Embedded-ICE,自适应,NAAC算法,智能故障诊断,ARM调试 |
| 【英关键词】 | ARM,Embedded-ICE,self-adaptive,NAAC Algorithm,Intelligent Fault Diagnosis System,ARM Debug, |
| 【分类导航】 | 工业技术>自动化技术、计算机技术>计算技术、计算机技术>电子数字计算机（不连续作用电子计算机）>运算器和控制器(CPU)> |
| 【论文摘要】 | 随着各种ARM系列32位微处理和微控制芯片的广泛应用，数字单片机系统功能越来越强，集成度越来越高。为满足这些数字系统的故障检测需求，出现了许多智能故障检测和诊断的方法，然而在将这些方法应用到实际的故障诊断系统中后，遇到了一些难题，其中如何区分并解决多线桥接故障中征兆混淆问题和地址总线故障诊断一直是智能故障诊断系统设计的难题。为解决这一难题，本文深入研究目前国内外最新取得的一些理论成果，如故障检测和紧凑性定理、故障诊断完备性定理和抗误判定理，通过这些研究为本文的撰写提供了坚实的理论依据。
本文作者对一类的测试优化算法：NAAC算法(No Aliasing and
Anti-Confounding Algorithm：无误判抗混淆算法)进行深入研究，为弥补其不能很好解决桥接故障的征兆混淆的不足，对NAAC算法进行改进，提出一种自适应二次测试算法。并将其应用于实际的ARM智能故障诊断系统中。采用自适应NAAC算法生成的测试矩阵能够确保无征兆误判，同时还能将大的测试矩阵压缩成小规模的测试矩阵。在其生成的测试矩阵中各PTV互不相同，但都具有相同的权值，而权值可以由故障诊断系统的设计者予以指定。... |
| 【论文题纲】 |
|
摘要 |
2-4 |
|
Abstract |
4-6 |
|
目录 |
6-9 |
|
1 综述 |
9-15 |
|
1.1 引言 |
9 |
|
1.2 故障诊断技术发展及技术概述 |
9-12 |
|
1.2.1 基于状态估计的方法 |
10 |
|
1.2.2 基于参数估计的方法 |
10 |
|
1.2.3 基于专家系统的故障诊断方法 |
10-11 |
|
1.2.4 基于模式识别的故障诊断方法 |
11 |
|
1.2.5 基于模糊数学的故障诊断方法 |
11 |
|
1.2.6 基于人工神经网络的故障诊断方法 |
11-12 |
|
1.2.7 基于边界扫描测试的BIT故障诊断方法 |
12 |
|
1.3 国内外研究现状及发展趋势 |
12-13 |
|
1.4 本系统设计任务及意义 |
13-14 |
|
1.5 本设计所做的工作以及创新之处 |
14-15 |
|
2 智能故障诊断系统的理论基础 |
15-30 |
|
2.1 数字系统故障诊断基础知识 |
15-20 |
|
2.1.1 故障诊断 |
15 |
|
2.1.2 32位单片机系统的故障模型 |
15-18 |
|
2.1.3 最小系统 |
18-19 |
|
2.1.4 ARM系统的测试策略 |
19-20 |
|
2.2 边界扫描测试BIT故障诊断技术 |
20-23 |
|
2.2.1 JTAG边界扫描技术概述 |
20-22 |
|
2.2.2 边界扫描测试类型与测试手段 |
22-23 |
|
2.3 ARM内核调试技术的基础知识 |
23-29 |
|
2.3.1 ARM7TDMI调试构架 |
24-26 |
|
2.3.2 ARM7TDMI调试原理 |
26-27 |
|
2.3.3 EmbeddedICE-RT Logic |
27-29 |
|
2.4 小结 |
29-30 |
|
3 自适应测试算法 |
30-46 |
|
3.1 测试算法理论基础知识 |
30-36 |
|
3.2 扫描测试定理 |
36-40 |
|
3.2.1 故障检测紧凑性定理 |
36-37 |
|
3.2.2 故障检测的完备性定理 |
37-40 |
|
3.3 NAAC算法的不足 |
40-41 |
|
3.4 自适应二次测试 |
41-45 |
|
3.4.1 算法描述 |
43-44 |
|
3.4.2 算法举例 |
44-45 |
|
3.5 小结 |
45-46 |
|
4 32位ARM系统地址总线测试算法 |
46-56 |
|
4.1 问题的提出 |
46 |
|
4.2 地址总线的测试算法 |
46-55 |
|
4.2.1 SDRAM的工作原理 |
46-49 |
|
4.2.2 地址总线低八位测试算法 |
49-54 |
|
4.2.2 地址总线高位的测试 |
54-55 |
|
4.3 小结 |
55-56 |
|
5 智能故障诊断系统设计 |
56-95 |
|
5.1 智能故障诊断系统的总体设计思路 |
56-57 |
|
5.1.1 基于 PC机的智能故障诊断系统 |
56 |
|
5.1.2 基于 PDA的智能故障诊断系统 |
56 |
|
5.1.3 目标测试系统的构造 |
56-57 |
|
5.2 智能故障诊断系统硬件设计方案 |
57-60 |
|
5.2.1 设计思路 |
57-58 |
|
5.2.2 系统硬件工作原理 |
58-60 |
|
5.3 智能故障诊断系统硬件设计 |
60-78 |
|
5.3.1 智能故障诊断系统的电路设计 |
60-65 |
|
5.3.2 边界扫描接口电路设计 |
65-68 |
|
5.3.3 边界扫描接口底层驱动设计 |
68-78 |
|
5.4 智能故障诊断系统的软件设计方案 |
78-89 |
|
5.4.1 智能故障诊断系统的总体测试步骤 |
78-79 |
|
5.4.2 电源的检测 |
79 |
|
5.4.3 JTAG的检测 |
79 |
|
5.4.4 ARM内核的检测 |
79-80 |
|
5.4.5 外部时钟的检测 |
80 |
|
5.4.6 串行通讯口的检测 |
80 |
|
5.4.7 数据总线的检测 |
80-83 |
|
5.4.8 地址总线的检测 |
83-85 |
|
5.4.9 控制总线的检测 |
85-86 |
|
5.4.10 边界扫描器件的检测 |
86-87 |
|
5.4.11 存储器的检测 |
87-89 |
|
5.4.12 I/O口的检测 |
89 |
|
5.5 专家系统的构成 |
89-94 |
|
5.6 小结 |
94-95 |
|
6 结论与进一步研究 |
95-97 |
|
参考文献 |
97-100 |
|
本文作者在读期间科研成果简介 |
100-101 |
|
声明 |
101-102 |
|
致谢 |
102-103 |
|
附录一 部分智能故障诊断系统诊断程序代码 |
103-107 |
|
附录二 部分智能故障诊断系统JTAG底层驱动程序代码 |
107-112 |
|
| 【DOI】 | LunWen.ID:2.2008.388314 |
