| 【中文题名】 | 基于边界扫描的内建自测试技术及其应用 |
| 【英文题名】 | Boundary-Scan Based Built-in-Self-Test Technology and Its Application |
| 【学科专业】 | 信号与信息处理 |
| 【论文级别】 | 硕士论文 |
| 【投稿时间】 | 2005-11-7 |
| 【中关键词】 | 边界扫描,内建自测试,Nios,处理器,Avalon,总线 |
| 【英关键词】 | Boundary-Scan,Built-in-Self-Test,Nios Processor,Avalon-bus System-On-a-Chip, |
| 【分类导航】 | 工业技术>自动化技术、计算机技术>自动化技术及设备>自动化系统>数据处理、数据处理系统> |
| 【论文摘要】 | 基于边界扫描的内建自测试技术在诸如电子系统、电路板、集成电路的生产测试过程中有着广泛的应用。它们对缩短产品的综合生命周期成本有着重要的意义。随着集成电路的集成度和生产工艺水平的不断提高,使在一个半导体芯片上实现系统级的集成已成为可能,数字电子技术已进入片上系统(System on a Chip)时代。与此同时,片上系统的测试问题也随之产生,基于边界扫描的内建自测试技术为片上系统的测试提供了新的解决方案。
本文在分析边界扫描测试技术的基本原理和IEEE1149.1 标准的基础上,在FPGA 上实现了一种基于微处理器控制的适合在线自测试的嵌入式边界扫描内建自测试模块。并针对嵌入式目标跟踪系统在硬件上要能满足一定可靠性的要求,将设计的边界扫描内建自测试模块融入硬件设计中,来提高系统的可靠性和可测性,实现对嵌入式目标跟踪系统的故障检测和诊断、故障屏蔽冗余和系统重组与恢复的功能。跟踪系统包含Nios 处理器系统、图像采集和显示模块、外部通信模块等,硬件电路的验证在Altera 的FPGA 开发板上完成,利用Nios 处理器来完成主要的跟踪算法。基于边界扫描的内建自测试系统模块包含Avalon总线接口、FIFO接口、... |
| 【论文题纲】 |
|
中文摘要 |
4-5 |
|
英文摘要 |
5-8 |
|
1 序论 |
8-12 |
|
1.1 引言 |
8-9 |
|
1.2 本课题国内外研究现状及发展趋势 |
9-10 |
|
1.2.1 边界扫描测试技术 |
9-10 |
|
1.2.2 内建自测试技术 |
10 |
|
1.3 本课题研究的基本任务与要求 |
10-11 |
|
1.4 论文的主要内容和章节安排 |
11-12 |
|
2 边界扫描与内建自测试 |
12-19 |
|
2.1 边界扫描测试技术的基本原理 |
12-13 |
|
2.2 边界扫描测试技术标准 |
13-17 |
|
2.2.1 TAP 控制器 |
14-15 |
|
2.2.2 指令寄存器 |
15 |
|
2.2.3 测试数据寄存器组 |
15-17 |
|
2.2.4 指令 |
17 |
|
2.3 边界扫描测试技术的应用 |
17-18 |
|
2.4 内建自测试技术 |
18-19 |
|
3 嵌入式跟踪系统及其测试问题 |
19-26 |
|
3.1 嵌入式目标跟踪系统 |
19-20 |
|
3.2 嵌入式目标跟踪系统的FPGA 实现 |
20-24 |
|
3.2.1 FPGA 的特点及其发展趋势 |
20-21 |
|
3.2.2 FPGA 的原理和设计流程 |
21-22 |
|
3.2.3 可编程片上系统(SOPC)的基本特征 |
22-23 |
|
3.2.4 IP 核简介 |
23-24 |
|
3.2.5 Altera 公司的FPGA 和IP 核 |
24 |
|
3.3 跟踪系统的测试/调试问题和解决方案 |
24-26 |
|
4 基于边界扫描的内建自测试系统的设计 |
26-49 |
|
4.1 测试系统的总体方案和工作原理 |
26-27 |
|
4.2 边界扫描结构的设计和实现 |
27-35 |
|
4.2.1 边界扫描TAP 控器的设计 |
27-29 |
|
4.2.2 边界扫描链的设计 |
29-33 |
|
4.2.3 边界扫描寄存器的设计 |
33-35 |
|
4.2.4 边界扫描结构的指令集 |
35 |
|
4.3 嵌入式微处理的设计 |
35-39 |
|
4.3.1 Nios II 嵌入式处理器简介 |
35-39 |
|
4.3.2 SOPC Builder |
39 |
|
4.4 Avalon 总线接口 |
39-43 |
|
4.5 用户自定义指令 |
43-44 |
|
4.6 FPGA 配置 |
44-47 |
|
4.6.1 FPGA 配置接口 |
44-45 |
|
4.6.2 并行通信接口 |
45-47 |
|
4.7 循环冗余校验码(CRC) |
47-49 |
|
4.7.1 基本原理 |
47-48 |
|
4.7.2 循环冗余校验的IP 核实现 |
48-49 |
|
5 主控程序设计 |
49-51 |
|
5.1 Windows 程序设计 |
49 |
|
5.2 主控程序的软件流程 |
49-50 |
|
5.3 Windows 程序对并行端口的操作 |
50-51 |
|
6 系统调试和实验 |
51-53 |
|
6.1 Quartus 开发环境 |
51 |
|
6.2 硬件平台 |
51-52 |
|
6.3 实验 |
52-53 |
|
7 结论 |
53-54 |
|
致谢 |
54-55 |
|
参考文献 |
55-58 |
|
附录 A:作者在攻读硕士学位期间发表的论文目录 |
58-59 |
|
附录 B:JTAG 接口的操作函数 |
59-63 |
|
独创性声明 |
63 |
|
学位论文版权使用授权书 |
63 |
|
| 【DOI】 | LunWen.ID:2.2008.377049 |
