| 【中文题名】 | 视频检测中FPGA图像采集预处理系统设计 |
| 【英文题名】 | Design on the System of FPGA Image Capture and Pre-processing in Video Detection |
| 【学科专业】 | 通信与信息系统 |
| 【论文级别】 | 硕士论文 |
| 【投稿时间】 | 2006-4-20 |
| 【中关键词】 | FPGA,Verilog,I~2C总线,视频采集,异步FIFO,视频解码 |
| 【英关键词】 | FPGA,Verilog,I~2C Bus,video capture,asynchronous FIFO,video decode,median filter, |
| 【分类导航】 | 工业技术>自动化技术、计算机技术>自动化技术及设备>自动化系统>数据处理、数据处理系统>数据收集和处理系统 |
| 【论文摘要】 | 本课题受常州音成电子有限公司委托开发。
随着科学技术的发展,现代工业自动化程度越来越高,产品线生产节奏越来越快。传统质量检测手段成本高且检测效率低,已经不能满足现代制造业的需求。视频检测技术具有非接触检测、高精度、高速性和高效性等优点,适应自动化生产要求,已经开始成为现代化大生产中产品质量的有力保障。
本文详细介绍了一种视频检测中图像预处理系统的设计方案,实现了具有前端视频采集、图像预处理功能的FPGA子系统。该系统采用Altera公司的FPGA芯片作为中央处理器,由视频采集模块、异步FIFO模块、视频解码模块、I~2C配置接口模块、图像帧存控制模块、图像低级处理模块、通信接口模块和FPGA配置电路组成。模拟视频信号由CCD传感器送入,经视频A/D芯片SAA7113转换成数字视频信号后,送入到异步FIFO中缓冲。视频解码模块采用对视频流数据识别的方法获得图像数据,然后送入帧存储器。图像低级处理模块预处理图像数据并经通信接口送到后端数字信号处理器做进一步图像检测。
系统在Quartus Ⅱ、ModelSim和Synplify软件平台下开发并在硬件上得到实现,达到预期效果... |
| 【论文题纲】 |
|
第一章 绪论 |
9-14 |
|
1．1 引言 |
9-10 |
|
1．1．1 视频检测系统的结构 |
9-10 |
|
1．1．2 视频检测在工业上的应用 |
10 |
|
1．2 视频检测系统的实现方案 |
10-12 |
|
1．3 课题的主要工作 |
12-14 |
|
第二章 视频采集系统构建 |
14-33 |
|
2．1 视频输入设备 CCD摄像头工作方式 |
14 |
|
2．2 黑白全电视信号的组成及电视扫描原理 |
14-18 |
|
2．2．1 黑白全电视信号的组成 |
14-17 |
|
2．2．2 电视扫描原理 |
17-18 |
|
2．3 视频信号数字化及对 ITU-656标准的分析 |
18-23 |
|
2．3．1 视频信号数字化方法 |
18-20 |
|
2．3．2 ITU-R BT．656标准理解 |
20-23 |
|
2．4 视频采集解码电路的设计及初始化配置 |
23-33 |
|
2．4．1 SAA7113的主要特点 |
23-24 |
|
2．4．2 SAA7113外围硬件电路的设计 |
24-27 |
|
2．4．3 SAA7113的初始化配置 |
27-33 |
|
第三章 FPGA开发技术和硬件选型 |
33-43 |
|
3．1 可编程逻辑设计技术简介 |
33-35 |
|
3．1．1 可编程逻辑器件的分类及发展趋势 |
33-34 |
|
3．1．2 FPGA的主要特点 |
34-35 |
|
3．2 FPGA的设计流程 |
35-37 |
|
3．3 硬件描述语言(HDL) |
37-38 |
|
3．3．1 Verilog HDL的发展 |
37-38 |
|
3．3．2 Verilog HDL自顶向下的设计方法 |
38 |
|
3．4 课题中 FPGA的硬、软开发平台 |
38-43 |
|
3．4．1 本课题 FPGA芯片选型 |
38-40 |
|
3．4．2 FPGA的软件开发工具 |
40-41 |
|
3．4．3 FPGA实验开发体会 |
41-43 |
|
第四章 FPGA视频采集预处理系统设计与实现 |
43-76 |
|
4．1 FPGA系统功能框图和整体设计 |
43-44 |
|
4．2 FIFO先进先出模块设计 |
44-49 |
|
4．2．1 异步时钟域的解决方法 |
44-46 |
|
4．2．2 异步 FIFO的 FPGA实现 |
46-47 |
|
4．2．3 SAA7113与异步 FIFO的接口设计 |
47-49 |
|
4．3 I~2C接口配置模块设计 |
49-51 |
|
4．4 视频解码模块设计 |
51-56 |
|
4．4．1 视频数据流的识别 |
51-52 |
|
4．4．2 视频解码的 Verilog语言编程 |
52-56 |
|
4．4 图像帧存控制模块实现 |
56-63 |
|
4．4．1 图像帧存接口电路的设计 |
56-57 |
|
4．4．2 SRAM帧存地址产生模块 |
57-58 |
|
4．4．3 帧存切换控制模块 |
58-59 |
|
4．4．4 SRAM读写控制器模块设计与仿真 |
59-63 |
|
4．5 图像低级处理模块的 FPGA实现 |
63-72 |
|
4．5．1 消除图像噪声的方法 |
63-65 |
|
4．5．2 一种快速中值滤波算法研究 |
65-67 |
|
4．5．3 快速中值算法的效果分析 |
67-68 |
|
4．5．4 快速中值算法的 FPGA实现 |
68-72 |
|
4．6 CYCLONE系列 FPGA的配置下载电路 |
72-76 |
|
第五章 系统调试与分析 |
76-81 |
|
5．1 系统调试过程 |
76-78 |
|
5．1．1 硬件调试 |
76-77 |
|
5．1．2 软件调试 |
77-78 |
|
5．2 调试过程中遇到的问题和解决方法 |
78-79 |
|
5．3 系统调试结果 |
79-81 |
|
第六章 总结和展望 |
81-83 |
|
致谢 |
83-84 |
|
参考文献 |
84-86 |
|
附录A FPGA系统主体电路图 |
86-87 |
|
附录B 攻读硕士学位期间发表的论文及参加的科研课题 |
87 |
|
| 【DOI】 | LunWen.ID:2.2008.377813 |
