| 【中文题名】 | 无人机无线电测控系统数字频率源技术研究与应用 |
| 【英文题名】 | |
| 【学科专业】 | 信号与信息处理 |
| 【论文级别】 | 硕士论文 |
| 【投稿时间】 | 2006-6-9 |
| 【中关键词】 | 频率合成,锁相环,直接数字频率合成,MC12210,AD9858, |
| 【英关键词】 | Frequency Synthesizer,Phase-locked Loop（PLL）,Direct Digital Synthesizer（DDS）,MC12210,AD9858, |
| 【分类导航】 | 工业技术>自动化技术、计算机技术>自动化技术及设备>自动化系统>自动控制、自动控制系统> |
| 【论文摘要】 | 本课题主要研究内容是无人机无线电测控系统中的数字频率源技术。以往发射机主振源和接收机本振源均采用外购件,由于其性能指标的限制,影响了整个数据链系统的安全性和稳定性,因此,研制有自身特色的频率源至关重要。
本文根据无人机测控系统数据链的特点及对测控系统的要求,提出了采用频率合成技术实现数字频率源的方案。根据频率合成技术的特点及发展现状确定了以锁相(PLL)频率合成技术和直接数字频率合成技术(DDS)为关键技术制作频率源。文章对PLL技术及DDS技术作了较为全面的理论分析后,对近两年频率合成技术发展的新方向DDS+PLL频率合成技术作了介绍,以此为依据提出了一种新颖的改进型DDS+PLL频率合成方案,并对此方案进行了可行性分析。在此基础上,根据发射机主振源及接收机本振源的具体指标要求,分析指标特点后确定了具体实现方案:基于MC12210的新型变模锁相环频率合成器用于实现发射机主振源和基于AD9858的新型混合式DDS+PLL频率合成器用于实现接收机本振源。最后对这两种频率源进行了实物研制,介绍了具体研制步骤,通过实测数据证明它们的性能满足指标要求。 |
| 【论文题纲】 |
|
摘要 |
3-4 |
|
Abstract |
4-5 |
|
目录 |
5-7 |
|
第一章 绪论 |
7-11 |
|
1.1 无人机测控系统数据链 |
7-8 |
|
1.2 频率合成技术简介 |
8-9 |
|
1.3 频率合成技术的发展动态 |
9-10 |
|
1.4 本文的主要工作 |
10-11 |
|
第二章 锁相式频率合成技术 |
11-25 |
|
2.1 锁相环工作原理 |
11-12 |
|
2.2 锁相环相位数学模型和环路基本方程 |
12-15 |
|
2.2.1 锁相环相位数学模型 |
12-14 |
|
2.2.2 锁相环环路基本方程 |
14-15 |
|
2.3 锁相环线性性能分析 |
15-22 |
|
2.3.1 线性化的相位数学模型 |
15 |
|
2.3.2 锁相环相位传递函数 |
15-18 |
|
2.3.3 锁相环频率响应 |
18-22 |
|
2.4 锁相环的稳定性 |
22-23 |
|
2.5 锁相环的非线性分析 |
23-24 |
|
2.6 本章小结 |
24-25 |
|
第三章 直接数字频率合成技术 |
25-37 |
|
3.1 DDS基本结构及原理 |
25-27 |
|
3.1.1 DDS基本结构 |
25-26 |
|
3.1.2 DDS基本原理 |
26-27 |
|
3.2 DDS频谱分析 |
27-34 |
|
3.2.1 理想 DDS的频谱 |
27-30 |
|
3.2.2 DDS噪声分析 |
30-34 |
|
3.3 DDS性能评估 |
34-35 |
|
3.4 本章小结 |
35-37 |
|
第四章 频率源工程设计方案的选择 |
37-47 |
|
4.1 DDS+PLL式频率合成器概述 |
37-38 |
|
4.2 DDS+PLL式频率合成器的组合方式 |
38-39 |
|
4.3 DDS作为锁相环分频器的设计依据 |
39-41 |
|
4.4 DDS作为锁相环分频器的 DDS+PLL性能分析 |
41-42 |
|
4.4.1 DDS+PLL系统中的相位噪声 |
41 |
|
4.4.2 DDS+PLL频率合成器中的杂散抑制 |
41-42 |
|
4.5 工程设计方案 |
42-45 |
|
4.5.1 基于 MC12210的发射机主振源实现方案 |
42-44 |
|
4.5.2 基于 AD9858的接收机本振源实现方案 |
44-45 |
|
4.6 本章小结 |
45-47 |
|
第五章 工程实现 |
47-71 |
|
5.1 基于 MC12210的锁相环频率合成器系统设计 |
47-55 |
|
5.1.1 系统总体方案 |
47-48 |
|
5.1.2 系统软硬件设计 |
48-52 |
|
5.1.3 调试结果 |
52-55 |
|
5.2 基于 AD9858芯片的 DDS+PLL频率合成器系统设计 |
55-69 |
|
5.2.1 系统总体方案 |
55-56 |
|
5.2.2 系统软硬件设计 |
56-66 |
|
5.2.3 调试结果 |
66-69 |
|
5.3 产品实物图 |
69-71 |
|
结束语 |
71-73 |
|
致谢 |
73-75 |
|
参考文献 |
75-77 |
|
在读期间研究成果 |
77-79 |
|
| 【DOI】 | LunWen.ID:2.2008.378483 |
