| 【中文题名】 | 高速数据采集记录装置研究 |
| 【英文题名】 | |
| 【学科专业】 | 精密仪器及机械 |
| 【论文级别】 | 硕士论文 |
| 【投稿时间】 | 2006-6-27 |
| 【中关键词】 | 高速信号,采集记录,固态记录器,CPLDFPGA,信号完整性, |
| 【英关键词】 | High-speed signal,Acquisition and recording,Solid State Recorder,CPLD/FPGA,Signal integrality, |
| 【分类导航】 | 工业技术>自动化技术、计算机技术>自动化技术及设备>自动化系统>数据处理、数据处理系统>数据收集和处理系统 |
| 【论文摘要】 | 本文所研究的高速数据采集记录装置是用于采集某雷达视频信号,实时记录,供事后进行数据重放的装置,是属于存储测试技术领域,高速、大容量固态记录器范畴。高速数据采集记录装置的数据总采样率为 360MSPS,每通道的采样率为 60MSPS,采用 12 位 AD 转换器,采集精度可达 0.1%,数据存储器总容量达 6GByte。计算机通过 USB2.0 接口与记录器相连,读取 6GByte 的视频数据,并对数据进行分析处理。
文中介绍了国内外高速、大容量固态记录器系统的国内外的现状和发展趋势;在本系统技术要求的基础上,详细分析了系统实现的技术难点,提出了解决途径;阐述了系统的模块化设计方法、设计流程和结构设计。
本文重点对系统的硬件设计,按照其内部功能模块依次加以说明和论述。前后详细介绍了背板模块、采集控制模块、AD 采集模块、USB 控制模块和电源模块等多个功能模块的设计。其中,对通过 CPLD/FPGA 内部逻辑实现的中央控制逻辑模块更给予了非常详尽的论述。文中还对系统中各个环节的关键技术、难点问题进行了论述和分析,提出了合理的解决方案。
本文在最后对影响高速数字设计的一些关键技术给予了说明,重点分析和... |
| 【论文题纲】 |
|
第1章 绪论 |
9-19 |
|
1.1 研究的目的及意义 |
9-10 |
|
1.2 国内外现状分析及发展趋势 |
10-13 |
|
1.3 高速数据采集记录系统任务要求 |
13-14 |
|
1.4 系统的组成及工作原理 |
14-17 |
|
1.4.1 系统组成 |
14-15 |
|
1.4.2 系统工作原理 |
15-17 |
|
1.5 论文的内容及特色 |
17-19 |
|
第2章 设计方案分析 |
19-34 |
|
2.1 高速数据采集记录装置研制的指导思想 |
19-20 |
|
2.2 系统的性能分析 |
20-22 |
|
2.3 技术难点及实现途径 |
22-25 |
|
2.3.1 高速率采集的分路实现 |
22 |
|
2.3.2 存储高传输流量的数据 |
22-23 |
|
2.3.3 数据的格式及格式的控制 |
23-24 |
|
2.3.4 相位误差的控制 |
24 |
|
2.3.5 电磁兼容性和信号完整性 |
24-25 |
|
2.3.6 技术实现途径的原则综述 |
25 |
|
2.4 系统方案的设计 |
25-32 |
|
2.4.1 系统开发流程 |
25-28 |
|
2.4.2 关键器件的选择 |
28-32 |
|
2.5 系统的结构设计 |
32-34 |
|
第3章 背板的设计 |
34-39 |
|
3.1 背板的任务 |
34 |
|
3.2 背板接口的设计 |
34-36 |
|
3.3 总线背板的信号定义 |
36-39 |
|
第4章 采集控制卡的硬件设计和逻辑控制实现 |
39-45 |
|
4.1 采集控制卡的任务 |
39-40 |
|
4.2 控制信号的输入及隔离措施 |
40-41 |
|
4.3 时钟的输入及电平转换 |
41-42 |
|
4.4 中心控制逻辑模块的设计及采集控制信号 START 的生成 |
42-45 |
|
第5章 AD 采集卡的设计及数据的采集记录 |
45-65 |
|
5.1 AD 采集卡的任务 |
45-46 |
|
5.2 逻辑控制模块的设计 |
46-50 |
|
5.2.1 逻辑控制模块的任务 |
46 |
|
5.2.2 FPGA 的配置 |
46-50 |
|
5.3 AD 采集模块的设计 |
50-53 |
|
5.3.1 AD9432 的性能与输入/输出特性 |
50-51 |
|
5.3.2 采集电路的设计 |
51-53 |
|
5.4 缓存模块的硬件设计及读写时序 |
53-55 |
|
5.4.1 缓存模块的硬件设计 |
53 |
|
5.4.2.启动 AD 采集及FIFO 读写操作 |
53-55 |
|
5.5 存储阵列模块的设计及时序控制 |
55-63 |
|
5.5.1 K9F1G08U0A 的读写（编程）特性 |
55-57 |
|
5.5.2 流水式存储阵列的实现 |
57-58 |
|
5.5.3 FLASH 的时序控制 |
58-63 |
|
5.6 其它设计细节 |
63-65 |
|
5.6.1 敏感信号的消抖处理 |
63 |
|
5.6.2 AD 采样时钟的状态控制 |
63-64 |
|
5.6.3 时标信号的时刻确定及加入 |
64-65 |
|
第6章 USB 控制卡与电源卡的设计 |
65-68 |
|
6.1 模式信号的生成 |
65-66 |
|
6.2 数据的上传 |
66 |
|
6.3 电源卡的设计 |
66-68 |
|
第7章 信号完整性分析 |
68-78 |
|
7.1 减少接地反弹技术 |
68-70 |
|
7.1.1 接地反弹的发生机制 |
68-69 |
|
7.1.2 接地反弹的改善措施 |
69-70 |
|
7.2 降低串扰技术 |
70-72 |
|
7.2.1 串扰的产生 |
70-71 |
|
7.2.2 串扰的降低 |
71-72 |
|
7.3 降低反射技术 |
72-75 |
|
7.3.1 反射的产生及其对高速数字系统造成的伤害 |
72-73 |
|
7.3.2 改善反射现象的对策 |
73-75 |
|
7.4 PCB 板的布局布线技术 |
75-78 |
|
结论 |
78-79 |
|
对今后工作的一些设想 |
79-80 |
|
参考文献 |
80-82 |
|
攻读硕士学位期间发表的论文及所取得的研究成果 |
82-83 |
|
致谢 |
83 |
|
| 【DOI】 | LunWen.ID:2.2008.378508 |
