| 【中文题名】 | 现代SOC系统的实现在数据采集分析系统上的应用 |
| 【英文题名】 | |
| 【学科专业】 | 机械设计 |
| 【论文级别】 | 硕士论文 |
| 【投稿时间】 | 2006-8-25 |
| 【中关键词】 | 片上系统,软核处理器,嵌入式系统,数控晶体振荡器,, |
| 【英关键词】 | SOC,Soft-core processor,Embedded system,NCO, |
| 【分类导航】 | 工业技术>自动化技术、计算机技术>自动化技术及设备>自动化系统>数据处理、数据处理系统>数据收集和处理系统 |
| 【论文摘要】 | 随着嵌入式设备与Internet的广泛结合,手机、PDA、路由器、调制解调器等复杂的高端产品对嵌入式处理器性能提出了更高的要求。虽然以8位单片机为核心的嵌入式技术不断发展,性能也不断提高,但由于其性能的局限性,已无法满足很多高性能嵌入式处理器的要求。激烈的市场、技术竞争要求不断提高嵌入式系统的性价比;同时,也要求缩短嵌入式系统的开发周期、增强设计的灵活性。因此,本文在手持式实时数据采集分析系统中探索性的使用了一种新型处理器——软核处理器NIOS Ⅱ,进行一种新产品的开发。
首先,本文介绍了嵌入式系统的发展历程及其软硬件的现状、使用方法和发展趋势。其次,介绍了嵌入式SOC系统的设计流程。先是进行硬件设计,然后是软件设计,接着是仿真、调试、检验整个系统,最后再根据实际的产品用量和实际功耗等方面的因素考虑是否使用结构化ASIC来代替FPGA。接着,再从CPU的结构、多种开放式IP核、专用承载芯片FPGA的结构、HardCopy器件的使用、NIOS Ⅱ软核处理器的优点和缺点等角度讲述了软核处理器的硬件开发环境;并且从QUARTUSⅡ软件、嵌入式操作系统的介绍和使用方法、其他一些嵌入式系统常用的软件等方面,讲... |
| 【论文题纲】 |
|
摘要 |
6-8 |
|
Abstract |
8-10 |
|
第1章 绪论 |
10-24 |
|
引言 |
10 |
|
1.1 嵌入式系统简介 |
10-11 |
|
1.2 嵌入式处理器 |
11-17 |
|
1.2.1 微处理器的发展历程 |
11-12 |
|
1.2.2 微处理器的现状—嵌入式系统设计即将进入软核时代 |
12-16 |
|
1.2.3 嵌入式微处理器的特点 |
16-17 |
|
1.3 嵌入式操作系统 |
17-22 |
|
1.3.1 嵌入式操作系统发展历程 |
17-18 |
|
1.3.2 嵌入式操作系统的概念及分类 |
18-19 |
|
1.3.3 嵌入式操作系统的特点 |
19-20 |
|
1.3.4 常见的嵌入式操作系统 |
20-22 |
|
1.4 论文选题及其设计思路 |
22-24 |
|
第2章 现代SOC系统的设计流程 |
24-29 |
|
2.1 整个系统的设计流程 |
24 |
|
2.2 SOPC Builder设计流程 |
24-26 |
|
2.3 DSP Builder设计流程 |
26 |
|
2.4 软硬件协同仿真 |
26 |
|
2.5 结构化ASIC设计流程 |
26-29 |
|
第3章 软核处理器的硬件开发环境 |
29-44 |
|
3.1 CPU的结构 |
29-36 |
|
3.1.1 SOPC BUILDER的NIOS II的内部采用了AVALON高级总线 |
29-31 |
|
3.1.2 NIOS II处理器的结构 |
31-32 |
|
3.1.3 可以在SOPC BUILOER里同时实现多处理器 |
32-34 |
|
3.1.4 可以在NIOS II 里同时实现多时钟运行 |
34-35 |
|
3.1.5 NIOS II采用了灵活的多种多级流水线结构 |
35-36 |
|
3.2 多种开放式IP核 |
36-41 |
|
3.2.1 IP核的使用政策 |
36 |
|
3.2.2 几种典型的IP核的介绍 |
36-41 |
|
3.3 专用承载FPGA芯片的结构 |
41-42 |
|
3.3.1 集成了专用的RAM块 |
41-42 |
|
3.3.2 集成了专用的05户块 |
42 |
|
3.4 HardCopy器件的使用 |
42-44 |
|
第4章 软核处理器的软件开发环境 |
44-52 |
|
4.1 QUARTUSII软件 |
44-45 |
|
4.2 操作系统 |
45-50 |
|
4.2.1 UBOOT的介绍 |
46-47 |
|
4.2.2 UCUNUX的介绍 |
47-50 |
|
4.3 其他软件的使用 |
50-52 |
|
第5章 NIOS II软核处理器在实际中的应用 |
52-69 |
|
5.1 前置条理电路 |
52-53 |
|
5.1.1 放大电路:保证放大的精度(良好的线性度、低噪声) |
52 |
|
5.1.2 驱动电路、滤波电路(第一次滤波(模拟):滤除信号源的高频噪声) |
52-53 |
|
5.2 A/D转换电路 |
53-54 |
|
5.3 SOC(FPGA)主控、处理电路:(第二次滤波(数字)，根据研究的需要来人为的设定滤波器的截止频率) |
54 |
|
5.4 D/A转换电路 |
54-55 |
|
5.5 后置调理电路(放大电路) |
55 |
|
5.6 输入和输出控制驱动电路 |
55 |
|
5.7 处理器的设计参数 |
55-62 |
|
5.8 SPI接口总线 |
62 |
|
5.9 U-BOOT和UCUNUX操作系统的配置及其使用方法 |
62-69 |
|
5.9.1 U-BOOT的配置及其使用方法 |
62-66 |
|
5.9.2 UCLINUX操作系统的配置及其使用方法 |
66-69 |
|
第6章 总结 |
69-77 |
|
6.1 此次毕业设计中所做的具体工作 |
69 |
|
6.2 工作总结 |
69-71 |
|
6.2.1 目前己经取得的成果 |
69-70 |
|
6.2.2 仍然存在的问题 |
70-71 |
|
6.3 下一步可以开展的工作 |
71-72 |
|
6.4 关于SOPC的设计方法 |
72-77 |
|
6.4.1 SOPC设计方法和传统设计方法 |
73-74 |
|
6.4.2 SOPC在嵌入式系统设计中的三个重要作用 |
74-75 |
|
6.4.3 SOPC设计方法对未来的处理器发展方向的影响 |
75-77 |
|
致谢 |
77-78 |
|
参考文献 |
78-80 |
|
附录 EP1C6开发板功能 |
80 |
|
| 【DOI】 | LunWen.ID:2.2008.379608 |
