| 【中文题名】 | 高速并行数据采集系统关键技术的研究 |
| 【英文题名】 | |
| 【学科专业】 | 测试计量技术及仪器 |
| 【论文级别】 | 硕士论文 |
| 【投稿时间】 | 2006-11-28 |
| 【中关键词】 | 高速数据采集系统,并行时间交替采样,AD转换器,信号完整性,, |
| 【英关键词】 | Data Acquisition System,time interleaved technique,AD converter,signal integrity, |
| 【分类导航】 | 工业技术>自动化技术、计算机技术>自动化技术及设备>自动化系统>数据处理、数据处理系统>数据收集和处理系统 |
| 【论文摘要】 | 高频信号的数字化需求对数据采集系统的采样率和分辨率等方面提出了更高的要求，而数据采集系统关键芯片A／D转换器的发展瓶颈使得数据采集系统的高采样率和高分辨率很难同时满足，限制了高速数据采集系统的发展。采样率是高速数据采集系统最关心的指标，因此高采样率数据采集系统的研究显得非常重要。同时，并行采样技术、频率合成技术、高速数据传输和存储、系统抗干扰技术对于高速数据采集系统的实现也是至关重要的。
本文围绕系统设计要求的1Gsps的采样率展开研究，分析了高速数据采集系统设计的关键技术，并提出了有效的解决方案。基于多片A／D并行采样，提出了系统的实现方案，完成了系统硬件和软件的设计，并对设计和调试中出现的问题进行了分析，提出了实际的解决措施。
本文的主要内容包括：
1 阐明了高速数据采集系统的工作原理，并针对系统1Gsps采样率的指标，提出多种系统实现方案。方案论证后，采用了2片500Msps的A／D芯片交替采样实现1Gsps采样率的方案。
2 对高速数据采集系统设计中涉及的关键技术展开研究，包含并行采样技术、频率合成技术、高速数据传输和存储技术以及高速印制... |
| 【论文题纲】 |
|
第一章 绪论 |
7-10 |
|
1.1 数据采集系统的概述 |
7-8 |
|
1.2 高速采集系统的发展现状 |
8-9 |
|
1.3 设计要求和研究内容 |
9-10 |
|
第二章 高速数据采集系统的关键技术 |
10-22 |
|
2.1 数据采集的基本理论 |
10-12 |
|
2.1.1 模数转换过程 |
10-11 |
|
2.1.2 采样定理 |
11 |
|
2.1.3 采样方式 |
11-12 |
|
2.2 并行采样技术 |
12-13 |
|
2.2.1 并行时间交替采样系统的结构 |
12-13 |
|
2.2.2 并行采样的通道失配 |
13 |
|
2.3 时钟频率合成技术 |
13-15 |
|
2.4 高速数据传输和存储技术 |
15-20 |
|
2.4.1 低压差分信号 LVDS |
15-16 |
|
2.4.2 高速数据存储策略 |
16-19 |
|
2.4.3 FIFO存储器 |
19-20 |
|
2.5 高速系统的 PCB设计 |
20-22 |
|
2.5.1 信号完整性 |
20-21 |
|
2.5.2 抗干扰技术 |
21-22 |
|
第三章 高速数据采集系统的设计 |
22-52 |
|
3.1 系统的总体设计 |
22-26 |
|
3.1.1 方案选择 |
22 |
|
3.1.2 系统结构框图 |
22-23 |
|
3.1.3 关键器件的选型 |
23-25 |
|
3.1.4 开发工具 |
25-26 |
|
3.2 并行采样的实现 |
26-32 |
|
3.2.1 模拟信号输入电路 |
26-27 |
|
3.2.2 A/D工作模式选择电路 |
27-32 |
|
3.3 时钟控制电路的实现 |
32-35 |
|
3.3.1 锁相环的选择 |
32-34 |
|
3.3.2 FPGA内部时钟电路 |
34-35 |
|
3.4 存储电路的实现 |
35-39 |
|
3.4.1 串并转换电路的设计 |
35-36 |
|
3.4.2 串并转换电路设计要点 |
36-38 |
|
3.4.3 FIFO的设计 |
38-39 |
|
3.5 逻辑控制电路 |
39-40 |
|
3.5.1 地址产生电路 |
39-40 |
|
3.5.2 控制信号的产生电路 |
40 |
|
3.6 监控软件的设计 |
40-43 |
|
3.6.1 系统初始化 |
41-43 |
|
3.6.2 采样控制的实现 |
43 |
|
3.7 高速 PCB的设计 |
43-52 |
|
3.7.1 PCB的叠层设计 |
44-45 |
|
3.7.2 延迟的抑制 |
45-49 |
|
3.7.3 反射的抑制 |
49 |
|
3.7.4 串扰的抑制 |
49-50 |
|
3.7.5 电源和地的处理 |
50-52 |
|
第四章 并行时间系统时间误差的分析和校准 |
52-57 |
|
4.1 通道失配误差 |
52-53 |
|
4.2 时间非均匀采样信号的模型和重构 |
53-57 |
|
第五章 系统调试与测试结果 |
57-64 |
|
5.1 电源芯片和 AD8138的调试 |
57 |
|
5.2 A/D芯片的调试 |
57-58 |
|
5.3 FPGA的调试 |
58-59 |
|
5.4 DSP的调试 |
59 |
|
5.5 调试问题与解决方法 |
59-61 |
|
5.6 测试结果 |
61-64 |
|
结束语 |
64-65 |
|
致谢 |
65-66 |
|
参考文献 |
66-68 |
|
攻硕期间取得的研究成果 |
68 |
|
| 【DOI】 | LunWen.ID:2.2008.380989 |
