| 【中文题名】 | 基于RISC结构的微控制器IP核设计 |
| 【英文题名】 | |
| 【学科专业】 | 软件工程 |
| 【论文级别】 | 硕士论文 |
| 【投稿时间】 | 2007-5-23 |
| 【中关键词】 | 精简指令计算机,微控制器,PIC16C65,IP核,片上系统, |
| 【英关键词】 | RISC,MCU,PIC16C65,IP,SOC, |
| 【分类导航】 | 工业技术>自动化技术、计算机技术>自动化技术及设备>自动化系统>自动控制、自动控制系统> |
| 【论文摘要】 | 集成电路的设计进入片上系统((SOC)的设计时代，基于IP(IntellectualProperty)核的设计已成为集成电路(IC)设计发展的必然趋势。开发具有自主知识产权的IP核则更具有广泛的应用前景。它具有很高的通用性和灵活性，可以通过软件编程完成不同特定的功能，可以使用在各种嵌入式微控制系统中。
本文在深入细致地分析Microchip技术公司的微控制器(MCU)PIC16C65的系统结构、指令系统和系统时序，提出了三级不分时流水结构代替PIC16C65的两级分时流水结构，通过改进14位字长指令总线和8位字长数据总线分离的哈佛(HARVARD)结构，使单数据总线为源数据总线和目的数总线的双数据结构，简化了控制结构、加快了数据运算。另外把PIC16C65用两个时钟周期的完成对(SRAM)进行读写操作，在MCU中一个周期完成，避免对同一地址同时进行读写两种操作的可能性。
本文采用自顶向下的设计方法，利用硬件描述语言Verilog HDL设计完成了精简指令集计算机微控制器(RISC MCU)IP核的设计。用Verilog HDL编写的测试程序，使用EDA工具进行功能仿真、FPGA综合... |
| 【论文题纲】 |
|
摘要 |
3-4 |
|
Abstract |
4-7 |
|
第一章 绪论 |
7-12 |
|
1.1 选题背景及研究意义 |
7-8 |
|
1.2 MCU的发展历史及应用 |
8-9 |
|
1.3 MCU的发展方向 |
9-10 |
|
1.4 研究的内容和目标 |
10-11 |
|
1.5 论文结构安排 |
11-12 |
|
第二章 设计方法与设计流程 |
12-16 |
|
2.1 数字系统高层次设计 |
12 |
|
2.2 自顶向下设计方法与设计流程 |
12-15 |
|
2.3 MCU IP核设计流程 |
15-16 |
|
第三章 RISC MCU的指令系统 |
16-23 |
|
3.1 RISC MCU的指令介绍 |
16-20 |
|
3.1.1 字节操作类指令 |
17-18 |
|
3.1.2 位操作指令 |
18 |
|
3.1.3 立即数和控制操作指令 |
18-20 |
|
3.2 RISC MCU寻址技术 |
20-23 |
|
第四章 RISC MCU的体系结构 |
23-32 |
|
4.1 RISC MCU体系结构的设计 |
23-29 |
|
4.1.1 RISC MCU空间体系结构 |
23-26 |
|
4.1.2 RISC MCU时间体系结构 |
26-29 |
|
4.2 RISC MCU数据通路 |
29-32 |
|
4.2.1 数据通路的结构设计 |
29-30 |
|
4.2.2 数据通路的时序分析 |
30-32 |
|
第五章 RISC MCU各模块单元设计 |
32-57 |
|
5.1 算术运算逻辑单元(ALU)的设计 |
32-36 |
|
5.1.1 操作数选择单元 ALUINX |
32-33 |
|
5.1.2 位掩码单元 BMASK |
33-34 |
|
5.1.3 ALU的设计 |
34-36 |
|
5.2 寄存器组织结构 |
36-40 |
|
5.2.1 寄存器文件的组织 |
36-37 |
|
5.2.2 寄存器文件的寻址 |
37-38 |
|
5.2.3 寄存器文件的实现 |
38-40 |
|
5.2.3.1 寄存器文件地址多路器(ADDRX) |
38-39 |
|
5.2.3.2 数据存储器(RAM) |
39-40 |
|
5.2.4 其他寄存器单元的设计 |
40 |
|
5.2.4.1 工作寄存器 |
40 |
|
5.2.4.2 指令寄存器 |
40 |
|
5.3 输入输出端口(IOPORT)的设计 |
40-45 |
|
5.3.1 RA端口的设计 |
42-43 |
|
5.3.2 RB端口的设计 |
43 |
|
5.3.3 RC口的设计 |
43-44 |
|
5.3.4 RD口的设计 |
44-45 |
|
5.4 程序计数器(PC)和堆栈(STACK)的设计 |
45-47 |
|
5.5 指令译码器(IDEC)的设计 |
47-49 |
|
5.6 时钟控制和复位电路(CLK_RST)的设计 |
49-53 |
|
5.6.1 复位电路的设计 |
49-52 |
|
5.6.2 时钟控制电路 |
52-53 |
|
5.7 硬件监视器(WDT)的设计 |
53-57 |
|
5.7.1 WDT工作原理 |
53-54 |
|
5.7.2 硬件监视器(WDT)的结构 |
54-57 |
|
第六章 RISC MCU的仿真、综合以及验证 |
57-74 |
|
6.1 RISC MCU仿真和综合概述 |
57 |
|
6.2 功能仿真 |
57-62 |
|
6.3 RISC MCU的仿真策略 |
62-63 |
|
6.4 RISC MCU的仿真体会 |
63-66 |
|
6.5 RISC MCU的逻辑综合 |
66-68 |
|
6.5.1 综合的过程 |
66-67 |
|
6.5.2 RISC MCU的综合 |
67-68 |
|
6.6 RISC MCU的FPGA验证 |
68-71 |
|
6.6.1 FPGA验证过程 |
68-69 |
|
6.6.2 RISC MCU的验证 |
69-71 |
|
6.6.2.1 RISC MCU的布局布线 |
69-70 |
|
6.6.2.2 RISC MCU的时序仿真 |
70-71 |
|
6.6.2.3 RISC MCU的下载验证 |
71 |
|
6.7 RISC MCU核的性能分析 |
71-73 |
|
6.8 RISC MCU功能和性能的评价 |
73-74 |
|
第七章 结束语 |
74-76 |
|
参考文献 |
76-78 |
|
致谢 |
78-79 |
|
读研期间发表的学术论文 |
79-80 |
|
| 【DOI】 | LunWen.ID:2.2008.382911 |
