| 【中文题名】 | 基于FPGA的多模式视频实时采集系统设计与实现 |
| 【英文题名】 | |
| 【学科专业】 | 信号与信息处理 |
| 【论文级别】 | 硕士论文 |
| 【投稿时间】 | 2007-8-8 |
| 【中关键词】 | 视频采集,I~2C总线,视频解码,存储控制,现场可编程门阵列, |
| 【英关键词】 | video acquisition,I~2C-Bus,video decoding,Storage Control,FPGA, |
| 【分类导航】 | 工业技术>自动化技术、计算机技术>自动化技术及设备>自动化系统>数据处理、数据处理系统>数据收集和处理系统 |
| 【论文摘要】 |
H.264/AVC是由国际电信联合会和国际标准化组织共同发展的下一代视频压缩标准之一。由于其具有比以往标准更出色的性能,被人们称为新一代视频编码标准,研究H.264视频编解码技术已为世界的热点。
基于H.264的视频采集编码系统由视频采集部件和视频压缩部件构成,视频采集部件与视频压缩部件紧密配合、协同工作,从而提高整个数字视频压缩系统的性能。视频采集部件对系统处理性能有重要的影响,本论文设计并实现了应用于H.264视频编码器中的视频实时采集系统。
本文设计的视频采集系统由视频A/D转换模块、视频采集总控及数据处理模块、视频存储模块和模式接收模块组成,能够进行PAL制模拟视频输入信号的数字化以及多种模式下数字视频数据的预处理、存储,同时负责高效地向视频压缩系统提供所需的视频数据。
本系统的设计包括硬件设计与逻辑设计。以ALTERA公司的STRATIX系列EP1S25开发板为基础构建了系统主硬件处理平台,结合视频A/D采样及片外大容量缓存接口子板组成系统的硬件构架。在FPGA逻辑设计中,根据特定的视频处理算法对数据存储格式及吞吐量的要求和SDRAM的性能特点,对视频数据的存储格式... |
| 【论文题纲】 |
|
摘要 |
4-5 |
|
ABSTRACT |
5-9 |
|
第一章 绪论 |
9-17 |
|
1.1 视频背景知识 |
9-12 |
|
1.2 数字视频压缩系统的组成 |
12-13 |
|
1.3 课题研究背景及研究动态 |
13-15 |
|
1.4 论文组织及主要工作 |
15-17 |
|
第二章 开发工具和开发平台介绍 |
17-24 |
|
2.1 STRATIX 系列FPGA 简介 |
17-19 |
|
2.2 硬件描述语言 |
19-20 |
|
2.3 Quartus II 开发工具 |
20-21 |
|
2.4 FPGA 设计流程 |
21-23 |
|
2.5 硬件板设计技术 |
23-24 |
|
第三章 视频采集系统的总体构建 |
24-35 |
|
3.1 视频采集总控及数据处理模块 |
25-27 |
|
3.2 视频A/D 转换模块 |
27-29 |
|
3.3 视频存储模块 |
29-30 |
|
3.4 硬件设计 |
30-35 |
|
第四章 多模式视频采集系统的FPGA 逻辑设计 |
35-70 |
|
4.1 模式接收模块的设计 |
36-37 |
|
4.2 I~2C 总线控制器设计 |
37-44 |
|
4.3 视频解码模块设计 |
44-49 |
|
4.4 视频预处理模块设计 |
49-52 |
|
4.5 内存控制模块设计 |
52-67 |
|
4.6 接口控制及内存数据输出模块设计 |
67-68 |
|
4.7 系统时钟分配和多模式视频采集系统的逻辑实现 |
68-70 |
|
第五章 硬件系统调试 |
70-74 |
|
5.1 配置部分的调试 |
70-71 |
|
5.2 SAA7113H 的测试 |
71-72 |
|
5.3 SDRAM 的测试 |
72-74 |
|
第六章 总结和展望 |
74-75 |
|
致谢 |
75-76 |
|
参考文献 |
76-78 |
|
附录系统硬件实物图 |
78-79 |
|
攻硕期间取得的研究成果 |
79-80 |
|
| 【DOI】 | LunWen.ID:2.2008.384455 |
