| 【中文题名】 | 现场总线PROFIBUS-DP从站技术研究与产品开发 |
| 【英文题名】 | The Development of PROFIBUS-DP Product and the Research of State-Machine |
| 【学科专业】 | 系统工程 |
| 【论文级别】 | 硕士论文 |
| 【投稿时间】 | 2007-9-24 |
| 【中关键词】 | 现场总线,DP,V0V1,智能芯片SPC3,从站接口, |
| 【英关键词】 | field bus,DP V0/V1,ASIC SPC3,slave interface, |
| 【分类导航】 | 工业技术>自动化技术、计算机技术>自动化技术及设备>自动化系统>自动控制、自动控制系统>计算机控制、计算机控制系统 |
| 【论文摘要】 |
随着现场总线技术在工业领域的发展，越来越多的智能设备带有相应的总线接口。在对现场总线PROFIBUS-DP技术的发展，应用以及通信协议等相关内容进行详细的介绍之后，本文阐述了DP V0／V1从站接口开发过程中所需的相关知识与问题。在已经成熟的硬件技术基础上，对现场总线V0／V1状态机制进行了深入的研究，并详细介绍了内部软件的实现方案及流程。
根据我国目前市场现状及产品具体要求，PROFIBUS-DP总线接口的应用与开发有着一定的现实意义。经过成本以及可能性的考虑，在现存的各种实现方案中，本课题DP V0／V1总线接口的开发采用协议芯片SPC3加MCU的技术方案。由于国内总线接口硬件技术的成熟，课题的重点放于通信状态机制的研究，内部软件的实现以及最终的测试调试过程。本文对硬件电路只进行了简单介绍，详细阐述了状态机制程序流程及各程序模块的原理与编写，对一些容易失误的细节亦给出了解决方法。经过多次认证实验室调试及修改程序，最终产品通过测试达到预期目标。不仅符合DP通信状态机制，同时优化了V0接口内部程序，并为国内V1接口开发提供了理论方法。
本课题的研究，为国内PROFIBUS-DP产品开... |
| 【论文题纲】 |
|
摘要 |
4-6 |
|
ABSTRACT |
6-13 |
|
第一章 概论 |
13-19 |
|
1.1 现场总线PROFIBUS概貌 |
13-14 |
|
1.2 课题来源 |
14-15 |
|
1.3 课题主要任务 |
15-17 |
|
1.3.1 硬件物理层实现 |
15-16 |
|
1.3.2 实现PROFIBUS的DPV0/DPV1通信功能 |
16-17 |
|
1.4 课题实现的意义 |
17-19 |
|
第二章 DP-V0/V1状态机制 |
19-31 |
|
2.1 V0状态机制 |
19-22 |
|
2.1.1 POWER-ON状态 |
20 |
|
2.1.2 WAIT-PRM状态 |
20 |
|
2.1.3 WAIT-CFG状态 |
20-21 |
|
2.1.4 DATA-EXCH状态 |
21 |
|
2.1.5 相关报文 |
21-22 |
|
2.2 V1状态机制—V0的扩展 |
22-27 |
|
2.2.1 DPV1状态机制简介 |
23-27 |
|
2.3 V0与V1的结合使用 |
27-29 |
|
2.4 总线时间参数 |
29-31 |
|
2.4.1 总线周期 |
29-30 |
|
2.4.2 总线循环时间 |
30-31 |
|
第三章 PROFIBUS-DP从站接口硬件设计 |
31-39 |
|
3.1 PROFIBUS-DP总线接口硬件电路原理 |
31-32 |
|
3.2 总线协议智能芯片SPC3结构与性能 |
32-37 |
|
3.2.1 SPC3的基本特性 |
33 |
|
3.2.2 SPC3内部空间分配 |
33-37 |
|
3.3 DP总线接口外围电路 |
37-39 |
|
第四章 接口内部软件的设计 |
39-59 |
|
4.1 数据结构与程序流程简介 |
39-40 |
|
4.2 V0部分程序 |
40-49 |
|
4.2.1 芯片SPC3初始化 |
40-46 |
|
4.2.2 DP通信外部中断 |
46-48 |
|
4.2.3 DP通信数据交换 |
48-49 |
|
4.3 V1部分程序 |
49-59 |
|
4.3.1 V1相关数据结构 |
50-52 |
|
4.3.2 V1部分初始化 |
52-54 |
|
4.3.3 V1部分中断 |
54-56 |
|
4.3.4 V1通信数据传输 |
56-59 |
|
第五章 PROFIBUS-DP总线从站接口的测试 |
59-67 |
|
5.1 测试目的与要求 |
59 |
|
5.2 PROFIBUS-DP的从站物理信号测试 |
59-60 |
|
5.3 DP-V0状态机制测试 |
60-63 |
|
5.3.1 测试工具 |
61 |
|
5.3.2 基本信息测试 |
61 |
|
5.3.3 状态保护测试 |
61-63 |
|
5.3.4 SYNC/FREEZE选择性功能测试 |
63 |
|
5.4 时间参数测试 |
63-66 |
|
5.4.1 从站最小回答间隔测试 |
63-64 |
|
5.4.2 TSDR测试 |
64-65 |
|
5.4.3 WD定时相关测试 |
65-66 |
|
5.5 最终测试结论 |
66-67 |
|
第六章 结论与体会 |
67-69 |
|
6.1 结论 |
67-68 |
|
6.1.1 取得的成果 |
67 |
|
6.1.2 存在问题及改进措施 |
67-68 |
|
6.2 经验和体会 |
68-69 |
|
参考文献 |
69-71 |
|
附录1:硬件原理图 |
71-72 |
|
附录2:内部程序SPC3芯片数据结构 |
72-74 |
|
致谢 |
74-75 |
|
研究成果及发表的学术论文 |
75-76 |
|
作者及导师简介 |
76-77 |
|
硕士研究生学位论文答辩委员会决议书 |
77-78 |
|
| 【DOI】 | LunWen.ID:2.2008.385973 |
