| 【中文题名】 | 基于FPGA的高精度地震勘探数据采集系统 |
| 【英文题名】 | High Precision Data Acquisition System of Seimic Exploration Based on FPGA |
| 【学科专业】 | 信号与信息处理 |
| 【论文级别】 | 硕士论文 |
| 【投稿时间】 | 2007-11-1 |
| 【中关键词】 | 地震勘探,数据采集,模数转换器,现场可编程门阵列,, |
| 【英关键词】 | Seismic exploration,data acquisition,ADC,FPGA, |
| 【分类导航】 | 工业技术>自动化技术、计算机技术>自动化技术及设备>自动化系统>数据处理、数据处理系统>数据收集和处理系统 |
| 【论文摘要】 |
本文分析了当代高精度地震勘探数据采集系统的发展现状，研究了数据采集的A／D方法及理论、现场可编程门阵列(Field Programmable GateArray，FPGA)技术的发展及原理，串口通信的原理及实现。在此基础上，探讨了采用FPGA控制24位Δ∑模数转换器来实现高精度地震勘探数据采集系统的实现思路，对探测传感器或检波器后端数据采集系统的信号A／D转换、FPGA与外部接口设计、串口数据通信做了详细的研究，尤其是在用FPGA来完成与外部ADC的接口控制上做了深入的开发和设计，整个接口控制模块采用VHDL语言编写，并同时将ROM、FIFO等数字逻辑模块一起集成到一片FPGA芯片当中，并在QuartusⅡ6.0的开发平台上通过了软件仿真，时序仿真结果达到了系统要求。 |
| 【论文题纲】 |
|
摘要 |
4-5 |
|
ABSTRACT |
5-8 |
|
第1章 引言 |
8-14 |
|
1.1 课题的研究意义 |
8 |
|
1.2 地震数据采集技术的演进及国内外发展概况 |
8-10 |
|
1.2.1 地震数据采集技术的演进 |
8-9 |
|
1.2.2 国内外发展概况 |
9-10 |
|
1.3 课题的研究思路 |
10-11 |
|
1.4 课题的主要研究内容 |
11-12 |
|
1.5 系统总体说明 |
12-14 |
|
1.5.1 系统总体结构 |
12 |
|
1.5.2 系统技术指标 |
12 |
|
1.5.3 系统的特点 |
12-14 |
|
第2章 高精度数据采集 |
14-29 |
|
2.1 数据采集的基本概念 |
14-15 |
|
2.2 A/D转换原理 |
15-17 |
|
2.2.1 采样定理 |
16 |
|
2.2.2 量化和编码 |
16-17 |
|
2.3 ADC器件结构及原理 |
17-19 |
|
2.3.1 ADC的主要技术参数 |
17-18 |
|
2.3.2 △∑型ADC原理及结构 |
18-19 |
|
2.4 提高数据采集精度的方法研究 |
19-24 |
|
2.4.1 ADC量化噪声对量化级数的影响 |
19-21 |
|
2.4.2 过采样对ADC量化噪声的影响 |
21 |
|
2.4.3 误差与非线性及漂移的影响 |
21-22 |
|
2.4.4 噪声对分辨率影响与计算 |
22-24 |
|
2.5 提高地震勘探数据分辨率的措施 |
24-29 |
|
2.5.1 高阶△∑调制器信噪比的改善 |
24-25 |
|
2.5.2 高频信息补偿措施 |
25-29 |
|
第3章 硬件技术 |
29-41 |
|
3.1 ADC芯片CS5532结构及控制 |
29-33 |
|
3.1.1 ADC芯片CS5532介绍 |
29-30 |
|
3.1.2 CS5532的引脚描述 |
30-31 |
|
3.1.3 CS5532寄存器及操作 |
31-32 |
|
3.1.4 接口时序控制 |
32 |
|
3.1.5 ADC的初始化及工作流程 |
32-33 |
|
3.2 现场可编程门阵列(FPGA)技术与芯片简介 |
33-36 |
|
3.2.1 FPGA概述 |
34-35 |
|
3.2.2 Cyclone系列FPGA介绍 |
35-36 |
|
3.3 串口通信 |
36-39 |
|
3.3.1 RS-232通信 |
36-37 |
|
3.3.2 串行通信的信号定义与编码 |
37-39 |
|
3.4 FPGA与ADC接口设计 |
39-41 |
|
第4章 软件设计 |
41-50 |
|
4.1 VHDL设计方法概述 |
41-44 |
|
4.1.1 硬件描述语言(HDL) |
41 |
|
4.1.2 VHDL语言的发展 |
41-42 |
|
4.1.3 VHDL设计流程 |
42-44 |
|
4.2 FPGA设计工具QUARTUSⅡ6.0简介 |
44-45 |
|
4.3 FPGA的软件设计 |
45-50 |
|
4.3.1 FIFO模块设计 |
45-47 |
|
4.3.2 ROM的模块设计 |
47-48 |
|
4.3.3 ROM_READ模块设计 |
48-50 |
|
第5章 软件调试及仿真结果 |
50-52 |
|
5.1 FIFO模块的调试及结果 |
50 |
|
5.2 ROM模块的调试及结果 |
50-51 |
|
5.3 FPGA顶层设计的调试及结果 |
51-52 |
|
结论 |
52-53 |
|
致谢 |
53-54 |
|
参考文献 |
54-56 |
|
发表论文情况 |
56-57 |
|
附录一 |
57-59 |
|
| 【DOI】 | LunWen.ID:2.2008.386212 |
